KWIK電路常見(jiàn)問(wèn)題解答—放大具有大直流偏移的交流信號以用于低功耗設計

簡(jiǎn)介

此KWIK（Know-how With Integrated Knowledge——技術(shù)訣竅與綜合知識）電路應用筆記提供了應對特定設計挑戰的分步指南。本文將討論與特定應用相關(guān)的要求，如何利用通用公式進(jìn)行轉換，以及如何輕松地將其擴展到其他相關(guān)的應用規格。

在電磁流量計或生物電測量等應用中，小差分信號與大得多的差分偏移串聯(lián)。這些偏移通常會(huì )限制您在前端可以獲取的增益，降低整體動(dòng)態(tài)范圍，尤其是在使用電池供電的較低電源電壓的信號鏈上。

本指南將幫助您設計一個(gè)低功耗、交流耦合信號調理電路，該電路既能抑制大偏移電壓，又能放大小的差分信號。此外，本指南將有助于圍繞高通濾波器的增益級的劃分以及噪聲考慮因素。

設計規格示例

圖1所示電路的設計選擇在很大程度上取決于輸入信號和偏移的幅度范圍及頻率，還有電源電壓以避免飽和。功耗和尺寸對電池供電應用也很關(guān)鍵。示例設計規格如表1所示。

圖1 電池供電的交流耦合信號調理電路

表1 圖1所示電路的主要設計規格

設計描述

圖1所示電路是一個(gè)交流耦合信號調理電路，可以采用最低3.3V單電源供電。圖1中的電路從儀表放大器AD8235開(kāi)始，它提供高輸入阻抗、CMRR、最小5倍增益和差分至單端轉換。接下來(lái)是一個(gè)高通濾波器（Cfilt、Rfilt），用于抑制放大的V_offset，然后是ADA4505，用于提供額外的增益和濾波（R4、R3、Cfilt2）。生成的Vbias用于將AD8235和ADA4505增益級輸出共模均設置為中間電源電壓(+Vs/2)，因為V_signal和V_offset都是差分信號。Vbias由分壓器（R1、R2）生成，并由另一個(gè)ADA4505緩沖。AD8235和ADA4505-2均采用緊湊型WLCSP（晶圓級芯片規模封裝），其總電源電流小于45uA（典型值），因此它們是該電池供電解決方案的出色選擇。

設計技巧/注意事項

1.考慮電路的總電源電流時(shí)，電阻值R1、R2、R3和R4的選擇也很重要。電阻選擇是噪聲與功耗的權衡結果。對于此電路，最好選擇較大的電阻值以最大程度地減少額外的電源電流。電路中有兩個(gè)地方需要額外的電源電流。I1為流經(jīng)電阻分壓器的電流：I2為流經(jīng)第二級增益電阻的電流。為獲得最大輸出信號，增加的電源電流將是：

2.對于電阻分壓器（R1、R2），可以增加一個(gè)電容C1以對噪聲進(jìn)行限帶，并減少對+Vs的60Hz或其他干擾。電容越大，噪聲濾波越好，但上電時(shí)Vbias將需要更長(cháng)的時(shí)間才能穩定下來(lái)。建立到1%以?xún)人璧臅r(shí)間估計為：

3.ADA4505緩沖器用于將Vbias驅動(dòng)到圖1所示電路的不同節點(diǎn)。AD8235的REF引腳上需要低阻抗驅動(dòng)，因為該引腳的輸入阻抗是阻性。任何額外的串聯(lián)電阻都會(huì )降低CMRR并增加增益誤差。緩沖器還會(huì )防止Rfilt和R3的加載效應。通過(guò)向Rfilt和R3提供相同的Vbias，沒(méi)有放大這兩個(gè)偏置點(diǎn)之間的直流差的風(fēng)險。此外，這還會(huì )降低從Vbias到Vout的噪聲貢獻，因為相關(guān)噪聲源會(huì )抵消。如果Vout相對于Vbias測量，而不是相對于地測量，上述噪聲貢獻還能進(jìn)一步降低。

4.雖然直流規格不會(huì )對這樣的交流耦合解決方案產(chǎn)生重大影響（誤差遠小于傳感器Voffset），但在設置最大輸出擺幅范圍時(shí)應加以考慮，因為直流規格會(huì )增加總差分輸入擺幅。需要考慮的直流規格包括失調電壓和任何流經(jīng)AD8235的傳感器阻抗以及流經(jīng)ADA4505的Rfilt、R3、R4的輸入偏置電流。設計的目標溫度范圍也可能增加這些直流誤差。如果總差分輸入擺幅變得太大，以至于第一或第二增益級存在飽和的風(fēng)險，那么可以通過(guò)降低增益或提高電源電壓+Vs來(lái)解決此問(wèn)題。任何+Vs電源變化也應予以考慮。

5.確保輸入/傳感器的偏置位于A(yíng)D8235的輸入共模范圍內。這是一個(gè)單電源解決方案，鑒于共模輸入電壓與輸出范圍的關(guān)系或“鉆石圖”，大多數儀器放大器的最優(yōu)值位于中間電源電壓(+Vs/2)。此共模電壓可以由第三電極提供，例如生物電勢應用。下面的設計仿真部分將介紹一種對此有幫助的儀表放大器鉆石圖工具。

6.交流耦合選擇在圖1所示位置而不是輸入端，有兩個(gè)重要原因。當交流耦合在輸入端時(shí)，兩個(gè)輸入端都需要濾波器來(lái)保持電路的差動(dòng)平衡，因此這些元件的容差會(huì )影響濾波器的匹配程度，并會(huì )降低共模抑制相對于頻率的性能。此外，所選的電阻會(huì )限制輸入阻抗。有關(guān)這兩個(gè)電路的示例比較，請參見(jiàn)附錄。

設計步驟

1.設置Vbias：

為使電源電流貢獻小于1uA，設置R1=R2=10MΩ。

ADA4505之前的電阻分壓器的輸出：

使用容差小于1%的R1和R2，將使V_bias變化保持較低水平，有助于最大程度地提高第一和第二增益級的輸出擺幅。結合1%電阻和ADA4505緩沖器的Vos：

為了消除電阻的交流電源干擾和噪聲，設置C1使得截止頻率至少小于Vsignal最低頻率0.5Hz。在這種情況下，C1設置為0.1uF：

2.設置第一級增益

首先，考慮AD8235輸出擺幅范圍對供電軌的限制。對于給定電源電壓，這些值可以從數據手冊的“高輸出電壓”和“低輸出電壓”部分找到。這種情況下沒(méi)有阻性負載，保守起見(jiàn)，我們使用100kΩ擺幅的最差情況：

由于輸入是全差分式，因此就Vbias而言，這將是最差情況輸出擺幅。

對于正輸入信號(V_{bias_max}=1.67V)：

對于負輸入信號(V_{bias_min}=1.63V)：

現在為了設置增益，計算總預期差分輸入信號，并使用正負擺幅范圍的下限來(lái)設置最大擺幅范圍：

沒(méi)有外部Rg電阻時(shí)，AD8235的最小增益為5，因此我們使用此值，從而為直流誤差和其他情況留一些裕量。另外，必須檢查選定增益情況下的“鉆石圖”。有關(guān)此操作，請參見(jiàn)設計仿真部分。

3.設置高通濾波器

假設Rfilt和Cfilt的元件容差為±10%，最快時(shí)間常數應小于V_signal最低頻率：

如果選擇Rfilt=100kΩ并重新整理方程：

采用最接近的標準電容值，設置Cfilt = 4.7uF，那么更新后的標稱(chēng)截止頻率為：

如果設計規格需要對最小信號頻率進(jìn)行某種最低衰減，則很容易檢查給定濾波器的截止頻率。請參見(jiàn)此電路的示例：

現在為了設置增益，計算ADA4505輸入端的總預期差分輸入信號，并使用正負擺幅范圍的下限來(lái)設置最大擺幅范圍：

我們采用大約25倍的增益，以為直流誤差和其他元件容差留一些裕量，并選擇R4 = 1MΩ，以在最大信號擺幅時(shí)保持較低電源電流。

將R3四舍五入到下一典型電阻值，得到43kΩ。

4.設置第二級增益

使用類(lèi)似于第一級增益的方法，首先根據數據手冊確定ADA4505輸出擺幅范圍限值。阻性負載未知，保守起見(jiàn)，我們將使用10kΩ最差情況：

由于輸入是全差分式，因此就Vbias而言，這將是最差情況輸出擺幅。

對于正輸入信號(V_{bias_max}=1.67V)：

對于負輸入信號(V_{bias_min}=1.63V)：

5.利用Cfilt2設置低通濾波器

首先使用增益帶寬積(GBP)確定ADA4505在24.26倍增益下的帶寬：

如果目標帶寬因為預期最大信號頻率而需要進(jìn)一步降低，以及/或者需要限制寬帶噪聲，那么可以使用電容Cfilt2。假設R4和Cfilt2的元件容差為+/-10%，最慢時(shí)間常數應大于V_signal最大頻率

使用1MΩ的R5，重新整理方程：

然后可以將其四舍五入到最接近的標準電容值3.3nF，因此更新后的截止頻率為：

如果設計規格需要對最大信號頻率進(jìn)行某種最低衰減，則很容易檢查給定濾波器的截止頻率。

請參見(jiàn)此電路的示例：

設計仿真

為了檢查儀表放大器的共模輸入范圍與輸出電壓的關(guān)系或“鉆石圖”，您需要提供電源電壓+Vs、基準電壓、增益、共模擺幅和差分輸入擺幅。ADI公司的儀表放大器鉆石圖工具可幫助了解輸入擺幅是否在器件的工作范圍以?xún)?。請注意，該工具使用的輸出擺幅使用最差情況的負載條件（最小阻性負載）。因此，如果按照該工具的限值進(jìn)行設計，則對于較大阻性負載，系統將會(huì )有更多裕量。

查看圖2中的結果，綠色輪廓是在給定電源電壓、輸出擺幅、輸入共模范圍和器件基準電壓下AD8235的可用范圍。紅色輪廓顯示了對于給定的共模和差分輸入模式擺幅，您使用了多少可用范圍。目標是讓紅色輪廓保持在綠色輪廓以?xún)?。如果某些條件違反了此要求，工具將顯示錯誤并提供建議。為了進(jìn)一步了解儀表放大器內部發(fā)生的事情，“Internal Circuitry”（內部電路）選項卡會(huì )顯示內部節點(diǎn)的電壓。

LTspice是一款出色的仿真工具，可用來(lái)檢查上文進(jìn)行的設計過(guò)程計算，包括其他有意義的規格，例如目標信號頻帶的噪聲性能。LTspice原理圖如下圖3所示。第一個(gè)仿真是瞬態(tài)仿真，直流偏移為300mV，輸入信號為±10mV (5Hz)。圖4顯示了電路中各級的信號。綠色曲線(xiàn)是總差分輸入信號。紅色曲線(xiàn)是AD8235輸出端的放大后信號。藍綠色曲線(xiàn)顯示了移除直流偏移后的高通濾波器輸出，最后的藍色曲線(xiàn)顯示了最終的放大后5Hz信號。

圖2 AD8235鉆石圖工具示例

圖3 LTSPICE原理圖

圖4 在電路不同級進(jìn)行的瞬態(tài)仿真，V_offset=300mV，V_signal=±10mV

圖5使用嚴苛的2Vp-p 60Hz Vcm輸入信號（綠色），而未施加任何差分信號。在電池供電的應用中，60Hz信號達到如此高的電平是不太可能的，但這是需要考慮的事情。請注意，圖中的所有信號都位于Vbias = 1.65V的直流電壓。大部分衰減來(lái)自AD8235的CMRR，其在60Hz時(shí)大于60dB（紅色和藍綠色曲線(xiàn)~7.5mVp-p）。最終輸出（藍色曲線(xiàn)~110mVp-pk）經(jīng)放大后，由48Hz低通濾波器部分衰減。

圖6顯示了如果共模和差模輸入同時(shí)存在，信號將是什么樣子?？梢钥吹?，60Hz信號作為紋波出現在已被放大的較慢5Hz信號之上。圖7顯示，對于圖4中的仿真設置，來(lái)自+Vs的電源電流小于52uA。

圖5 在電路不同級進(jìn)行的瞬態(tài)仿真，Vcm=1.65V±1V

圖6 在電路不同級進(jìn)行的瞬態(tài)仿真，V_offset=300mV，V_signal=±10mV，V_cm=1.65V±1V

圖8中的另一個(gè)仿真顯示了圖3中電路的頻率響應。峰值幅度是在5Hz頻率確定的，光標1和2分別放置在高通和低通濾波器的-3dB點(diǎn)。下表顯示了計算結果與測量結果的比較。

表2-計算結果與仿真結果

在頻率響應中，值得一提的是對于此電路中使用的低通濾波器，當Cfilt2短路時(shí)，第二級的增益降至1。這意味著(zhù)，來(lái)自AD8235和高通濾波器的信號在達到AD8235的帶寬之前不會(huì )繼續衰減。為了進(jìn)一步濾波，可以將一個(gè)低通濾波器放在第二增益級的輸出端，就像通常在A(yíng)DC之前所做的那樣。

圖9中的另一個(gè)仿真顯示了圖3中電路的電壓噪聲密度與頻率的關(guān)系（折合到輸入）。做法是將輸出噪聲除以解決方案的總增益(121.3)。使用有效值噪聲計算器來(lái)計算從0.5Hz到40Hz（即目標Vsignal頻率范圍）的積分噪聲。要使用此計算器，首先右鍵單擊圖形的x軸以設置目標頻率范圍，然后按住Ctrl鍵并左鍵單擊波形名稱(chēng)(V(onoise)/121.3)。使用下式可輕松將有效值噪聲轉換為峰峰值噪聲：

快速檢查AD8235噪聲，確定這是主要的噪聲源。這是有道理的，因為電路中的所有其他噪聲源都是在第一級增益之后，折合到輸入端的總噪聲貢獻得以減少。

圖7 總電源電流的瞬態(tài)仿真，V_offset=300mV，V_signal=±10mV

圖8 圖3中電路的頻率響應

圖9 圖3中電路的電壓噪聲密度與頻率的關(guān)系（折合到輸入）

設計器件

表3 儀表放大器

表4 運算放大器

參考資料

儀表放大器鉆石圖工具

鉆石圖工具是一個(gè)網(wǎng)絡(luò )應用程序，可生成特定配置的輸出電壓范圍與輸入共模電壓關(guān)系圖，也被稱(chēng)為鉆石圖，適用于ADI儀表放大器。

LTspice

LTspice^?是一款高性能SPICE III仿真軟件、原理圖采集工具和波形查看器，集成增強功能和模型，簡(jiǎn)化了開(kāi)關(guān)穩壓器、線(xiàn)性穩壓器和信號鏈電路的仿真。

附錄

圖10顯示了LTSPICE原理圖，其中比較了在輸入端交流耦合的構想與在A(yíng)D8235輸出端交流耦合的做法。使用了相同的濾波器截止頻率，但對于輸入濾波器使用最差情況5%容差不匹配。共模與頻率的關(guān)系圖（折合到輸入）如圖10所示，其中比較了圖1中電路（Vout1，綠色曲線(xiàn)）與前方的交流耦合（Vout2，藍色曲線(xiàn)）。該結果未考慮傳感器的任何其他不平衡（例如電極），也未考慮電容的ESL和ESR。

圖10 交流耦合電路的比較（AD8235之前和之后）

圖11 圖10所示電路的CMRR與頻率關(guān)系圖的比較