又一芯片巨頭宣布背面供電技術(shù)突破

半導體技術(shù)的許多進(jìn)步都取決于減小封裝尺寸，同時(shí)結合附加功能和更高效的供電方法。目前的供電方法會(huì )占用晶圓上的大量空間，導致成本增加、芯片尺寸增大和晶體管減少。今年早些時(shí)候，三星半導體展示了其關(guān)于傳統半導體供電方法的替代方案的研究：背面供電。這可能導致芯片尺寸的顯著(zhù)減小和布線(xiàn)擁塞的減少。

根據 TheElec 和三星在今年超大規模集成（VLSI）研討會(huì )上的演講報告，與傳統的前端供電網(wǎng)絡(luò )（PDN）相比，新的背面供電網(wǎng)絡(luò )（BSPDN）方法成功地將所需的晶圓面積減少了 14.8%。成功實(shí)施后，兩個(gè) ARM 電路的面積分別減少了 10.6% 和 19%，同時(shí)布線(xiàn)長(cháng)度減少了 9.2%。

在傳統的前端 PDN（FSPDN）中，半導體元件必須布置在晶圓的正面，以便提供從電源線(xiàn)到信號線(xiàn)和晶體管的傳輸。這種配置需要在傳輸和信號網(wǎng)絡(luò )之間共享空間和資源，越來(lái)越抗的路由以在線(xiàn)路后端堆棧上傳輸電子，并且可能導致在傳輸到半導體結構中的接地軌期間的能量損失。

BSPDN 的主要目標是增加單元的功率，這可以改善許多方面的性能。信號長(cháng)度減少方面得改進(jìn)得一個(gè)很好的例子?？s短信號長(cháng)度可以實(shí)現更好的路由，并且通過(guò)電路發(fā)出指令時(shí)浪費的能量更少。通過(guò)縮短信號長(cháng)度，提高了能源效率。深度復雜的前端信號網(wǎng)絡(luò )的問(wèn)題之一是海豚效應，即當信號在信號層上下移動(dòng)并產(chǎn)生不必要的復雜性時(shí)。BSPDN 解決了這個(gè)問(wèn)題。

BSPDN 另一個(gè)有趣的方面是小區略有縮小。單元是印刷到晶圓中的晶體管的標準單元，如果您查看以下數據，PowerVia 的單元高度更小，這意味著(zhù)更好的設計將使晶體管「縮小」。背面接觸將把這個(gè)提升到一個(gè)全新的水平。

BSPDN 旨在解決這些架構和供電限制。該方法完全解耦供電和信號網(wǎng)絡(luò )，并使用晶圓的背面來(lái)適應配電。使用晶圓的背面，三星和其他半導體制造商可以通過(guò)更短、更寬的線(xiàn)路直接供電，從而提供更小的電阻、更高的供電性能并減少路由擁塞。

雖然從 FSPDN 到 BSPDN 的轉變聽(tīng)起來(lái)很有希望，但仍有一些挑戰阻止它成為追求該技術(shù)的制造商的標準方法。

三星在研討會(huì )上提出了實(shí)施新電力傳輸模型的最大挑戰之一，即與 BSPDN 相關(guān)的拉伸強度可能會(huì )降低。應用時(shí)，BSPDN 可以減少拉應力作用和硅通孔電極（TSV），導致與金屬層分離。

三星表示，這個(gè)問(wèn)題可以通過(guò)降低高度或加寬 TSV 來(lái)解決，但更多在正式宣布解決方案之前，需要進(jìn)行研究和測試。要成功應用 BSPDN，還需要在信號和電力線(xiàn)連接方面取得更多進(jìn)步。除了上述之外，還需要在化學(xué)機械拋光 (CMP) 技術(shù)方面取得進(jìn)步。當前的 CMP 實(shí)施用于從晶圓背面去除 5 至 10 微米的「峰谷」。實(shí)施 BSPDN 可能需要一種新的方法來(lái)拋光晶圓而不損壞底層功率元件。

三星目前沒(méi)有概述基于 BSPDN 的架構的正式實(shí)施的時(shí)間表，但在背面供電領(lǐng)域，另一家制造巨頭也已經(jīng)開(kāi)始了布局。在 2023 年 VLSI 研討會(huì )上，英特爾展示了制造和測試其背面供電解決方案 PowerVia 的過(guò)程，并取得了良好的性能測試結果。英特爾正在大膽下注，在臺積電之前采用 PowerVia，通過(guò)使用 RibbonFET（他們對 GAA 的改進(jìn)） 來(lái)做到這一點(diǎn)。臺積電插入 BSPDN 最晚可能會(huì )在 2026 年發(fā)生，與此同時(shí)英特爾希望 2024 年推出 PowerVia。

英特爾團隊制作了稱(chēng)為 Blue Sky Creek 的測試芯片，該芯片基于英特爾即將推出的 PC 處理器 Meteor Lake 中的能效核——證明 PowerVia 解決了舊方法造成的兩個(gè)問(wèn)題?，F在電源線(xiàn)和互連線(xiàn)可以分離開(kāi)來(lái)并做得更寬，同時(shí)改善供電和信號傳輸。

對于普通計算機用戶(hù)來(lái)說(shuō)，這意味著(zhù)降低能效和提高速度。在降低功耗的情況下更快地完成工作，再次延續摩爾定律的承諾。使用 PowerVia 設計的英特爾能效核實(shí)現了 6% 的頻率增益和超過(guò) 90% 的標準單元利用率，調試時(shí)間與 Intel 4 一樣，在可接受的范圍內。對于僅僅移動(dòng)電源線(xiàn)來(lái)說(shuō)，這是「巨大」的頻率提升。

Intel 20A 將是英特爾首個(gè)采用 PowerVia 背面供電技術(shù)及 RibbonFET 全環(huán)繞柵極晶體管的節點(diǎn)，預計將于 2024 年上半年實(shí)現生產(chǎn)準備就緒，應用于未來(lái)量產(chǎn)的客戶(hù)端 ARL 平臺，目前正在晶圓廠(chǎng)啟動(dòng)步進(jìn)（First Stepping）。