深度剖析IGBT柵極驅動(dòng)注意事項

IGBT晶體管的結構要比 MOSFET 或雙極結型晶體管 (BJT) 復雜得多。它結合了這兩種器件的特點(diǎn)，并且有三個(gè)端子：一個(gè)柵極、一個(gè)集電極和一個(gè)發(fā)射極。就柵極驅動(dòng)而言，該器件的行為類(lèi)似于 MOSFET。它的載流路徑與 BJT 的集電極-發(fā)射極路徑非常相似。圖 1 顯示了 n 型 IGBT 的等效器件電路。

圖 1. IGBT的等效電路

圖 2. IGBT的導通電流

為了快速導通和關(guān)斷 BJT，必須在每個(gè)方向上硬驅動(dòng)柵極電流，以將載流子移入和移出基極區。當 MOSFET 的柵極被驅動(dòng)為高電平時(shí)，會(huì )存在一個(gè)從雙極型晶體管的基極到其發(fā)射極的低阻抗路徑。這會(huì )使晶體管快速導通。因此，柵極電平被驅動(dòng)得越高，集電極電流開(kāi)始流動(dòng)的速度就會(huì )越快?；鶚O和集電極電流如圖 2 所示。

圖 3. IGBT的關(guān)斷電流

關(guān)斷場(chǎng)景有點(diǎn)不同，如圖 3 所示。當 MOSFET 的柵極電平被拉低時(shí)，BJT 中將沒(méi)有基極電流的電流路徑?；鶚O電流的缺失會(huì )誘發(fā)關(guān)斷過(guò)程；不過(guò)，為了快速關(guān)斷，應強制電流進(jìn)入基極端子。由于沒(méi)有可用的機制將載流子從基極掃走，因此 BJT 的關(guān)斷相對較慢。這導致了一種被稱(chēng)為尾電流的現象，因為基極區中存儲的電荷必須被發(fā)射極電流掃走。

很明顯，更快的柵極驅動(dòng) dv/dt 速率（源于更高的柵極電流能力）將會(huì )更快地接通和關(guān)斷 IGBT，但對于器件的開(kāi)關(guān)速度（特別是關(guān)斷速度）而言，是存在固有限制的。正是由于這些限制，開(kāi)關(guān)頻率通常在 20kHz 至 50kHz 范圍內，盡管在特殊情況下它們也可以用于更快和更慢的電路。IGBT 通常用于諧振和硬開(kāi)關(guān)拓撲中的高功率 (Po > 1 kW) 電路。諧振拓撲最大程度降低了開(kāi)關(guān)損耗，因為它們要么是零電壓開(kāi)關(guān)，要么是零電流開(kāi)關(guān)。

較慢的 dv/dt 速率可以提高 EMI 性能（當涉及這方面問(wèn)題時(shí)），并在導通和關(guān)斷轉換期間減少尖峰的形成。這是以降低效率為代價(jià)的，因為此時(shí)導通和關(guān)斷的時(shí)間會(huì )比較長(cháng)。

MOSFET 存在一種稱(chēng)為二次導通的現象。這是由于漏電壓的 dv/dt 速率非?？?，其范圍可以在 1000–10000 V/us 之間。盡管 IGBT 的開(kāi)關(guān)速度通常不如 MOSFET 快，但由于所使用的是高電壓，因此它們仍然可以遭遇非常高的 dv/dt 電平。如果柵極電阻過(guò)高，就會(huì )導致二次導通。

圖 4. 帶有寄生電容的IGBT

在這種情況下，當驅動(dòng)器將柵極電平拉低時(shí)，器件開(kāi)始關(guān)斷，但由于 Cgc 和 Cge 分壓器的原因，集電極上的電壓升高會(huì )在柵極上產(chǎn)生電壓。如果柵極電阻過(guò)高，柵極電壓可升高到足以使器件重新導通。這將導致大功率脈沖，從而可能引發(fā)過(guò)熱，在某些情況下甚至會(huì )損壞器件。

該問(wèn)題的限制公式為：

其中，

●   dv/dt 為關(guān)斷時(shí)集電極上電壓波形上升的速率

●   Vth為柵極的平臺電平

●   Rg為總柵極電阻

●   Cgc 為柵極-發(fā)射極電容

應注意，數據表上的 Ciss 是 Cge 和 Cgc 電容的并聯(lián)等效值。

類(lèi)似地，Rg 是柵極驅動(dòng)器阻抗、物理柵極電阻和內部柵極電阻的串聯(lián)和。內部柵極電阻有時(shí)可根據數據表計算出來(lái)。如果計算不出來(lái)，可通過(guò)以下方式進(jìn)行測量：使用 LCR 電橋并使集電極-發(fā)射極引腳短路，然后在接近開(kāi)關(guān)頻率的頻率下測量等效串聯(lián) RC。

如果使用的是 FET 輸出級，則可以在其數據表中找到驅動(dòng)器阻抗。如果無(wú)法在數據表上找到，可通過(guò)將峰值驅動(dòng)電流取為其額定 VCC 電平來(lái)進(jìn)行近似計算。

因此，最大總柵極電阻為：

最大 dv/dt 是基于柵極驅動(dòng)電流以及 IGBT 周?chē)碾娐纷杩?。如果將高值電阻器用于柵極驅動(dòng)，則需要在實(shí)際電路中進(jìn)行驗證。圖 5 顯示了同一電機控制電路中三個(gè)不同 IGBT 的關(guān)斷波形。在此應用中，dv/dt 為 3500 V/s。

圖 5. 三個(gè)IGBT的關(guān)斷波形

對于該情況而言，IGBT #2 的典型 Cgc 為 84 pF，而閾值柵極電壓為 7.5 V（在 15 A 的條件下）。

利用上述公式，該電路的最大總柵極電阻為：

Rg < 25.5 Ω。

因此，如果內部柵極電阻為 2Ω，驅動(dòng)器阻抗為 5Ω，則所使用的絕對最大柵極電阻應為 18Ω。實(shí)際上，由于 IGBT、驅動(dòng)器、板阻抗和溫度的變化，建議采用一個(gè)較小的最大值（例如 12Ω）。

圖 6. 等效柵極驅動(dòng)電路

去除外部柵極電阻器可能會(huì )獲得最佳的高頻性能，同時(shí)確保不會(huì )發(fā)生二次導通。在某些情況下，這可能會(huì )起作用，但也可能由于柵極驅動(dòng)電路中的阻抗而導致振蕩。

柵極驅動(dòng)電路為串聯(lián) RLC 諧振電路。電容主要源于 IGBT 寄生電容。所示的兩個(gè)電感則源自 IGBT 和驅動(dòng)器的板走線(xiàn)電感與焊線(xiàn)電感的組合。

在柵極電阻很小或沒(méi)有柵極電阻的情況下，諧振電路將會(huì )振蕩并造成 IGBT 中的高損耗。此時(shí)需要有足夠大的柵極電阻來(lái)抑制諧振電路，從而消除振蕩。

由于電感難以測量，因此也就很難計算適合的電阻。要最大程度降低所需的最小柵極電阻，最佳方案是采用良好的布局程序。

驅動(dòng)器與 IGBT 柵極之間的路徑應盡可能短。這適用于柵極驅動(dòng)的整個(gè)電路路徑以及接地回路路徑。如果控制器不包括集成驅動(dòng)器，則將 IGBT 驅動(dòng)器置于 IGBT 的柵極附近要比將柵極驅動(dòng)器的輸入置于控制器的 PWM 輸出端更為重要。從控制器到驅動(dòng)器的電流非常小，因此相比從驅動(dòng)器到 IGBT 的高電流和高 di/dt 電平所造成的影響，任何雜散電容的影響都要小得多。短而寬的走線(xiàn)是最大程度降低電感的最佳方式。

典型的最小驅動(dòng)器電阻范圍為 2Ω至 5Ω。這其中包括驅動(dòng)器阻抗、外部電阻值和內部 IGBT 柵極電阻值。一旦設計好板的布局，即可確定并優(yōu)化柵極電阻值。

本文給出了最大和最小柵極電阻值的指南。在這些限值之間有一個(gè)取值范圍，藉此可以對電路進(jìn)行調諧，從而獲得最大效率、最小 EMI 或其他重要參數。在電路設計中取一個(gè)介于這些極值之間的安全值可確保設計的穩健。

參考文獻

[1]《Power Semiconductor Devices》（功率半導體器件），B. Jayant Baliga，PWS Publishing Company，Boston。ISBN 0?534?94098?6