<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > Cadence 推出 Allegro X AI,旨在加速 PCB 設計流程,可將周轉時(shí)間縮短 10 倍以上

Cadence 推出 Allegro X AI,旨在加速 PCB 設計流程,可將周轉時(shí)間縮短 10 倍以上

—— Allegro X AI 可自動(dòng)執行 PCB 布局設計和小至中型 PCB 布線(xiàn)設計,將物理布局布線(xiàn)和分析用時(shí)從數天縮短至幾分鐘
作者: 時(shí)間:2023-04-07 來(lái)源:電子產(chǎn)品世界 收藏

楷登電子(美國 公司)今日宣布推出 ? ? X AI technology,這是 新一代系統設計技術(shù),在性能和自動(dòng)化方面實(shí)現了革命性的提升。這款 AI 新產(chǎn)品依托于 X Design Platform 平臺,可顯著(zhù)節省 設計時(shí)間,與手動(dòng)設計電路板相比,在不犧牲甚至有可能提高質(zhì)量的前提下,將布局布線(xiàn)(P&R)任務(wù)用時(shí)從數天縮短至幾分鐘。 

本文引用地址:http://dyxdggzs.com/article/202304/445366.htm

傳統上, 設計中的布局布線(xiàn)一直是一個(gè)耗時(shí)的手動(dòng)過(guò)程,會(huì )影響產(chǎn)品上市速度。 X AI 技術(shù)利用云端的擴展性來(lái)實(shí)現物理設計自動(dòng)化,在提供 生成式設計的同時(shí),還可確保設計在電氣方面準確無(wú)誤,并可用于制造。這項新技術(shù)可自動(dòng)執行器件擺放、金屬鍍覆和關(guān)鍵網(wǎng)絡(luò )布線(xiàn),并集成了快速信號完整性和電源完整性分析功能。使用生成式 AI 功能,客戶(hù)可以簡(jiǎn)化自己的系統設計流程,將 PCB 設計周轉時(shí)間縮短 10 倍以上。

image.png

Allegro X AI 技術(shù)具有以下優(yōu)勢:

●   提高生產(chǎn)力:采用可擴展架構,利用云端的計算基礎設施,實(shí)現自動(dòng)布局布線(xiàn),從而大幅縮短設計周轉時(shí)間。

●   更好的結果質(zhì)量:利用生成式 AI 自動(dòng)布局功能,能夠在設計的早期階段進(jìn)行可行性分析。超越手動(dòng)方法,探索更多解決方案可能性,進(jìn)一步優(yōu)化各類(lèi)指標,如在縮短線(xiàn)長(cháng)的同時(shí)遵守設計約束條件。

●   高效的設計收斂:Allegro X 平臺與系統分析技術(shù)緊密集成,使用戶(hù)可以?xún)?yōu)化設計的電氣性能和熱性能。

“Cadence 致力于提供融合人工智能和云技術(shù)的系統設計解決方案,確保最快的周轉時(shí)間,”Cadence 公司研發(fā)副總裁 Michael Jackson 說(shuō),“新推出的 Allegro X AI 技術(shù)鞏固了 Cadence 在 PCB 設計方面的技術(shù)領(lǐng)先地位,帶來(lái)了變革性的影響,通過(guò)人工智能驅動(dòng)的自動(dòng)化、增強的引擎性能,以及與 Cadence 系統設計和分析產(chǎn)品組合的集成,幫助客戶(hù)提高生產(chǎn)力?!?/p>

新推出的 Allegro X AI 技術(shù)支持 Cadence 的智能系統設計(Intelligent System Design?)戰略,旨在幫助客戶(hù)加速系統創(chuàng )新。

客戶(hù)評價(jià):

“Allegro X AI 技術(shù)將布局用時(shí)從幾天縮短至幾分鐘,同時(shí)兼顧信號完整性和電源完整性的影響。搭載的 AI 技術(shù)還能提供新的布局方案。該技術(shù)極大地縮短了設計用時(shí),將從根本上改變我們進(jìn)行 PCB 設計的方式?!?/p>

--- Allan N?rgaard,CID,Velux PCB 設計部

“在施耐德電氣,周轉時(shí)間和最終產(chǎn)品的質(zhì)量對業(yè)務(wù)成功至關(guān)重要。借助 Cadence 的 Allegro X AI 技術(shù),我們可以顯著(zhù)縮短開(kāi)發(fā)周期。硬件設計師可以對密度和復雜性進(jìn)行評估,并調整電氣設計,確??焖俑咝У赝瓿稍O計,并提高生產(chǎn)力?!?/p>

--- Jean-Christophe Dejean,施耐德 PLM 流程與管理副總裁

“設計師的工作效率對于 Kioxia 的業(yè)務(wù)成功至關(guān)重要。我們的團隊正在與 Cadence 密切合作,利用 Allegro X AI 技術(shù)實(shí)現 IC 封裝和 PCB 參考設計的自動(dòng)布局布線(xiàn),大幅度縮短了設計周轉時(shí)間?!?/p>

--- Chiaki Takubo,Kioxia Corporation 封裝和測試技術(shù)部技術(shù)主管



關(guān)鍵詞: Cadence Allegro PCB

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>