基于A(yíng)DN2915的10G光中繼傳輸復用系統

摘 要：本文闡述了一種利用時(shí)鐘恢復技術(shù)實(shí)現的10 G光中繼傳輸復用系統，從硬件和軟件兩個(gè)方面，依次詳細介紹了該系統的實(shí)現過(guò)程。系統簡(jiǎn)化了光纖的接線(xiàn)操作，大大提高了光傳輸的距離，具有普遍應用推廣意義。

關(guān)鍵詞：波長(cháng)轉換；ADN2915；CDR

1 概述

RapidIO 技術(shù)廣泛應用于雷達信號處理系統當中，其通過(guò) 4 路或 8 路 850 nm 光路在兩分系統間進(jìn)行超高速數據通信。因原系統往往使用的是 850 nm 多模光纖，只能短距離傳輸幾百米且光路甚多，非常不便于接線(xiàn)。而某些新型雷達通信系統中需要將原多路 850 nm 光路進(jìn)行遠距離且要求單纖傳輸。本文在此需求基礎上講述了一種光中繼傳輸復用系統，可將多達 16 路的多模光信號（雙向，每向各 8 路）傳輸系統簡(jiǎn)化為 1 路單模光信號進(jìn)行遠距離傳輸，該系統可實(shí)現并已實(shí)際應用于某項目當中。

2 系統總體框圖

系統包括光波長(cháng)轉換單元，復用 / 解 復用單元，BIT 狀態(tài)上報單元?？傮w設計要求如圖 1 所示。

3 硬件設計

3.1 波長(cháng)轉換單元

為了將光信號進(jìn)行遠距離傳輸，需將多模 850 nm 光信號轉換成單模光信號，其實(shí)現過(guò)程為先進(jìn)行光 / 電轉換再進(jìn)行電 /  光轉換。因為本系統為 10 Gbit/s 的高速電信號轉換，高速差分對在電路板上傳輸必然會(huì )帶來(lái)一定程度的信號劣變，因此后 級使用 CDR（光時(shí)鐘數據恢復）芯片 ADN2915 對高速電信號進(jìn)行波形整形和重定時(shí)，從而獲取較好的電信號質(zhì)量。ADN2915 的功能框圖如圖 2。

3.1.1 時(shí)鐘恢復芯片ADN2915

時(shí)鐘恢復單元選用ADI公司的CDR芯片ADN2915，具有以下特點(diǎn)。

a）差分數據輸入頻率范圍為：6.5 Mbit/s 至 11.3 Gbit/s。

b）無(wú)需參考時(shí)鐘輸入。

c）可選的限幅放大和均衡功能。

d）具有偽隨機碼的產(chǎn)生和檢測功能。

e）具有 I²C 總線(xiàn)配置功能。

f）具有信號丟失及鎖定指示功能。

ADN2915 電原理圖如圖 3。

3.1.2 ADN2915 軟件配置

使用 Xilinx FPGA 芯片 XC6SLX45T 通過(guò) ADN2915 的 I²C 接口對其片內寄存器進(jìn)行配置，流程如圖 4。

配置部分 VHDL 代碼如下：

when x”01” => q <= x”800980”; --Register CTRLB

CTRLB(7) 1-->0,soft reset

when x”02” => q <= x”800900”; --Register CTRLB

CTRLB(7) 1-->0,soft reset

when x”03” => q <= x”800810”; --Register CTRLA

CDR_modes LTD,

when x”04” => q <= x”800a05”; --Register CTRLC

CTRLC(2) 0 enable refclk,1:disable refclk,

when x”05” => q <= x”80100c”; --Register DPLLA default

TRANBAND 4 ,risge_edge

when x”05” => q <= x”801014”; --Register DPLLA

TRANBAND 4 ,risge_edge adn falling,

3.2 波分復用/解復用單元

CDR 芯片 ADN2915 恢復出來(lái)的 10 Gbit/s 電信號經(jīng)16 個(gè) CWDM 光模塊電 / 光轉換后變成 16 路 CWDM 波長(cháng)光信號，然后經(jīng)波分復用模塊合成一路光輸出至對端，對端經(jīng)波分解復用模塊后還原為對應發(fā)端 CWDM 波長(cháng)的光信號，后經(jīng)波長(cháng)轉換單元再次轉換成 850 nm 光信號還原輸出。16 路 CWDM 光波長(cháng)分別為：1 270 nm、 1 290 nm、1 310 nm、1 330 nm、1 350 nm、1 370 nm、 1 390 nm、1 410 nm、1 430 nm、1 450 nm、1 470 nm、 1 490 nm、1 510 nm、1 530 nm、1 550 nm、1 570 nm。

3.3 BIT狀態(tài)上報單元

使用 100 M/1 000 M 自適應以太網(wǎng)接口上報設備狀態(tài)信息，網(wǎng)絡(luò )協(xié)議采用 UDP 協(xié)議，上報狀態(tài)信息包括每路光信號有無(wú)光輸入、輸入光功率數值、光模塊工作電壓、光模塊工作溫度、ADN2915 工作狀態(tài)等，可以通過(guò) PC 端配置軟件更改參數。采用 Xilinx FPGA 芯片 XC6SLX45T 通過(guò)硬件設計語(yǔ)言 VHDL 實(shí)現 UDP 協(xié)議，從而實(shí)現狀態(tài)上報功能。

4 PCB設計

本系統傳輸速率為 10 Gbit/s，板上電信號衰變極大，為了達到較好的信號傳輸質(zhì)量，PCB 的設計亦是相當關(guān)鍵的一個(gè)環(huán)節。

a）差分信號線(xiàn)對應該等長(cháng)，以使兩個(gè)信號同時(shí)到達輸入端，路徑長(cháng)度的差異將直接導致信號變形。

b）避免信號路徑的不連續性。不連續點(diǎn)發(fā)生在路徑突然轉彎處和板上的過(guò)孔處。采用圓弧線(xiàn)和減少過(guò)孔的使用以降低路徑不連續性。

c）為了防止短路和減少串擾，在過(guò)孔、路徑、焊盤(pán)間至少要留 l0 mil（1 mil = 0.0254 mm）的間隙，差分對間要留 20 mil 的間距，且要使器件和地的連接線(xiàn)盡可能短以減小電感；用來(lái)連接電源和接地的器件管腳過(guò)孔直徑至少應不小于 l0 mil，過(guò)孔最好不用散熱性結構以減小電感。

d）本次電路板板材選用 TU872SLK 高速材質(zhì)，按 6 層板設計，4 個(gè)信號走線(xiàn)層，2 個(gè)參考層，差分對線(xiàn)寬為 7 mil, 間距為 5 mil。

5 測試驗證

使用安立公司 MP1800A 型誤碼儀進(jìn)行誤碼率測試驗證，誤碼儀輸出數據速率設置為（1~10）Gbit/s，輸出碼型為 31 位偽隨機碼，經(jīng)測試 24 小時(shí)穩定無(wú)誤碼。證明了本系統穩定可靠。

6 結語(yǔ)

應用本光中繼傳輸復用系統，可將原雷達系統中多路多模光傳輸網(wǎng)絡(luò )簡(jiǎn)化為使用單一芯單模光纖進(jìn)行傳輸。方便系統的維護工作，傳輸距離也得到了大大的提升，最大可達 80 千米甚至更遠。該系統具有較廣泛的應用價(jià)值，有望作為原雷達光通信系統升級版的一種替代。

參考文獻：

[1] ADN2915 datasheet[G].Analog Device Inc,2015.

[2] 鄭常斌.PCB信號完整性分析與設計[D].北京:北京郵電大學(xué),2008.

[3] Partan-6 FPGA PCB design and pin planning guide[G]. ug393 PCB Layout,Xilinx Corporation,2012.

[4] Spartan-6 FPGA family:complete data sheet[G].Xilinx Corporation,2012.

[5] 葉祎恒.基于FPGA的UDP/IP硬件協(xié)議棧的研究與實(shí)現[D].西安:西安電子科技大學(xué),2008.

(注：本文轉載自《電子產(chǎn)品世界》雜志2022年10月期)