Cadence推出下一代Palladium Z2和Protium X2系統

楷登電子（美國 Cadence 公司）近日發(fā)布Cadence^? Palladium^? Z2 Enterprise Emulation企業(yè)級硬件仿真加速系統和Protium? X2 Enterprise Prototyping企業(yè)級原型驗證系統，用于應對呈指數級上升的系統設計復雜度和上市時(shí)間的壓力?；贑adence原有的Pallaidum Z1和Protium X1產(chǎn)品，新一代系統為當前數十億門(mén)規模的片上系統（SoC）設計提供最佳的硅前硬件糾錯效率和最高的軟件調試吞吐率。此雙系統無(wú)縫集成統一的編譯器和外設接口，雙劍合璧，被稱(chēng)為系統動(dòng)力雙劍（dynamic duo）。新一代系統基于下一代硬件仿真核心處理器和Xilinx UltraScale+ VU19P FPGA，將為客戶(hù)帶來(lái)2倍容量提升和1.5倍性能提升，以更少的時(shí)間為大規模芯片驗證完成更多次數的迭代。此外，模塊化編譯技術(shù)也突破性地應用在兩個(gè)系統中，使得100億門(mén)的SoC編譯可以在Palladium Z2 系統10小時(shí)內即可完成，Protium X2系統也僅需不到24小時(shí)就可以完成。

內容提要：

●   對比上一代，全新的Palladium Z2和Protium X2系統動(dòng)力雙劍（dynamic duo）組合將容量提高2倍，性能提高1.5倍

●   Palladium Z2硬件仿真加速平臺基于全新的自定制硬件仿真處理器，可以提供業(yè)界最快的編譯速度，結果所見(jiàn)即所得，以及最全面的硅前硬件糾錯功能

●   Protium X2原型驗證系統基于最新的Xilinx UltraScale+ VU19P FPGA，為10億門(mén)級別的芯片設計提供硅前軟件驗證的最高運行速度和最短的初始啟動(dòng)時(shí)間

●   Cadence擁有最完整的IP與SoC驗證、硬件與軟件回歸測試及早期軟件開(kāi)發(fā)的全系列解決方案

“我們對高端圖形和超大規模設計的每一次升級都意味著(zhù)復雜性的增加，上市時(shí)間也愈發(fā)緊張?！?NVIDIA公司硬件工程高級總監Narendra Konda表示，“采用結合Cadence Palladium Z2和Protium X2系統的通用前端流程，我們可以?xún)?yōu)化功能驗證(verification)、功能確認(validation)和硅前軟件初啟的工作負載分布。得益于增加2倍的可用容量、提升50%的吞吐率以及更快的模塊化編譯循環(huán)，我們可以按時(shí)完成對最復雜GPU和SoC設計的全面驗證?！?/p>

Palladium Z2/Protium X2 dynamic duo動(dòng)力雙劍組合被用于應對移動(dòng)、消費電子和超大規模計算領(lǐng)域最先進(jìn)應用設計所面臨的挑戰?；跓o(wú)縫集成的流程、統一的糾錯、通用的虛擬和物理接口以及跨系統的測試平臺內容，該動(dòng)力雙劍組合可以實(shí)現從硬件仿真到原型驗證的快速設計遷移和測試。

“AMD成功的重要成果之一，就是加速芯片開(kāi)發(fā)流程并優(yōu)化AMD的左移戰略?！盇MD公司全球院士、方法學(xué)架構師Alex Star說(shuō)到，“采用Cadence Palladium Z2 和 Protium X2系統提升性能，在保證硬件仿真和原型驗證間功能性一致的基礎上，可以提升硅前工作負載的吞吐量?？焖俪鯁⒌哪芰σ约霸赑alladium Z2硬件仿真與Protium X2原型驗證間短時(shí)間切換能力，在開(kāi)發(fā)最具挑戰的SoC設計時(shí)，為我們提供了優(yōu)化自身的左移策略的機會(huì )。通過(guò)使用擁有業(yè)界領(lǐng)先的第三代AMD EPYC?處理器以及Palladium Z2和Protium X2平臺的資格認證的服務(wù)器，客戶(hù)將能夠將行業(yè)領(lǐng)先的性能計算帶入Palladium和Protium生態(tài)系統?！?/p>

 “先進(jìn)SoC設計的硅前驗證需要具備數十億門(mén)處理能力的解決方案，該方案須同時(shí)提供最高的性能以及快速可預測的糾錯能力?！盋adence公司資深副總裁兼系統與驗證事業(yè)部總經(jīng)理Paul Cunningham表示，“我們全新的dynamic duo動(dòng)力雙劍組合通過(guò)兩個(gè)緊密集成的系統滿(mǎn)足上述要求，包括針對快速可預測的硬件糾錯優(yōu)化的Palladium Z2硬件仿真加速系統，以及面向高性能數十億門(mén)軟件驗證優(yōu)化的Protium X2原型驗證系統?？蛻?hù)表達的強烈需求讓我們深受鼓舞。Cadence將繼續與客戶(hù)合作，利用新系統實(shí)現最高的設計驗證吞吐率?！?/p>

“業(yè)界最佳的硬件仿真器是我們取得成功的關(guān)鍵，Arm在基于A(yíng)rm的服務(wù)器上一直在廣泛使用硬件仿真加速器和仿真工具，以實(shí)現最高的整體驗證吞吐率?！盇rm公司設計服務(wù)資深總監Tran Nguyen表示，“采用全新的Cadence Palladium Z2系統，我們已經(jīng)在最新設計上實(shí)現了超過(guò)50%的性能提升和2倍的容量增加，為我們提供了驗證下一代IP和產(chǎn)品所需的強大的硅前驗證能力?！?/p>

“Xilinx與Cadence緊密合作，確保Cadence的軟件前端能與后端的賽靈思Vivado Design Suite設計套件無(wú)縫協(xié)作?！盭ilinx公司關(guān)鍵應用市場(chǎng)資深總監Hanneke Krekels表示， “基于FPGA的Cadence Protium X2 原型驗證平臺讓使用我們Virtex UltraScale+ VU19P設備的用戶(hù)在十億門(mén)設計上實(shí)現數MHz的性能。Cadence與Xilinx前端到后端工作流程的緊密集成讓軟件工程師在開(kāi)發(fā)最早期即可使用上述平臺，將寶貴時(shí)間用于設計驗證和軟件開(kāi)發(fā)，而不是耗時(shí)的原型驗證初啟?！?/p>

Cadence驗證全流程包括Palladium Z2硬件仿真加速系統、Protium X2原型驗證系統、Xcelium? Logic Simulation邏輯仿真器、JasperGold? Formal Verification Platform形式化驗證平臺以及Cadence智能驗證應用套件，可以提供最經(jīng)濟高效的驗證吞吐率。全新的Palladium Z2 和Protium X2系統是Cadence驗證套件的組成部分，支持公司的智能系統設計（Intelligent System Design?）戰略，助力實(shí)現SoC卓越設計。Palladium Z2 和Protium X2系統目前已在一些客戶(hù)中成功部署，并將在2021年第二季度向業(yè)內廣泛面世。