使用高速NOR閃存配置FPGA

　　NOR閃存已作為FPGA(現場(chǎng)可編程門(mén)列陣)的配置器件被廣泛部署。其為FPGA帶來(lái)的低延遲和高數據吞吐量特性使得FPGA在工業(yè)、通信和汽車(chē)ADAS(高級駕駛輔助系統)等應用中得到廣泛采用。汽車(chē)場(chǎng)景中攝像頭系統的快速啟動(dòng)時(shí)間要求就是很好的一個(gè)例子——車(chē)輛啟動(dòng)后后視圖像在儀表板顯示屏上的顯示速度是最為突出的設計挑戰。

　　上電后，FPGA立即加載存儲于NOR器件中的配置比特流。傳輸完成后，FPGA轉換為活動(dòng)(已配置)狀態(tài)。FPGA包括許多配置接口選項，通常包括并行NOR總線(xiàn)和串行外設接口(SPI)總線(xiàn)。支持這些總線(xiàn)的存儲器在不同廠(chǎng)商的產(chǎn)品之間總是存在微小的不兼容性，增添了采購多款存儲器件的困難程度。

　　全新發(fā)布的JEDEC xSPI規范由各大主要NOR閃存廠(chǎng)商聯(lián)合制定。新標準結束了數十年來(lái)NOR閃存廠(chǎng)商獨立開(kāi)發(fā)產(chǎn)品、各自為政的局面。雖然存在細微差別，但目前各廠(chǎng)商產(chǎn)品的核心JEDEC xSPI功能已完全相同。JEDEC xSPI規范對總線(xiàn)事務(wù)、命令和大量?jì)炔抗δ苓M(jìn)行了標準化。結合高吞吐量這一性能，這些下一代閃存可實(shí)現全新的應用和功能。例如，賽普拉斯Semper NOR Flash系列符合JEDEC xSPI規范，并提供持續400MB /s讀取傳輸速率，非常適合作為FPGA配置存儲器。具體而言，憑借400MB/s的數據速率，容量為128MB(1Gb)的器件，其內容可在320ms內完成傳輸。

　　FPGA配置歷史回顧

　　當FPGA首次面世時(shí)，可選擇的配置存儲器是并行EPROM或并行EEPROM產(chǎn)品。隨著(zhù)時(shí)間的推移，NOR閃存技術(shù)應運而生，同時(shí)因其系統內可重復編程性和高性?xún)r(jià)比而被廣泛采用。在第二次革命性轉折中，SPI存儲器接口在大多數應用中取代了并行NOR接口。今天的SPI存儲器產(chǎn)品具有高密度、小封裝尺寸和高讀取吞吐量，以及最重要的特點(diǎn)——更高效的低引腳數接口。

　　圖1 - 千兆位四路SPI(6引腳)和并行NOR(45引腳)接口

　　圖1顯示了千兆位SPI器件與千兆位并行NOR的引腳分配的對比。對于一個(gè)千兆位存儲器，四路串行外設接口(QSPI)器件具有六引腳接口，而并行NOR器件則需要45個(gè)引腳。引腳數量的巨大差異導致QSPI器件作為首選配置接口而被廣泛采用。QSPI接口允許在不改變器件占用空間的情況下更改密度。

　　FPGA配置速度

　　隨著(zhù)工藝節點(diǎn)縮小，FPGA器件得以繼續增加可用的可編程邏輯模塊數量，進(jìn)而導致對更高密度和更快速度配置存儲器的需求?，F代FPGA在配置期間需要加載多達128MB的數據。這些高密度配置比特流需要更長(cháng)的時(shí)間才能從NOR閃存器件傳輸到FPGA。配置接口不僅針對讀取吞吐量進(jìn)行了優(yōu)化，還專(zhuān)注于促進(jìn)不同NOR閃存制造商之間的互操作性。

　　SPI讀取吞吐量

　　過(guò)去幾年，從最初以x1模式運行的SPI接口開(kāi)始，一直到以x4 DDR模式運行的現代QSPI產(chǎn)品，SPI讀取吞吐量發(fā)生了顯著(zhù)增長(cháng)。從表1可以看出，下一代閃存器件能夠推動(dòng)SPI總線(xiàn)性能實(shí)現又一次躍遷。

　　表1 - 閃存器件SPI讀取吞吐量選項

　　現代SPI器件能夠永久配置為固定的總線(xiàn)寬度和傳輸類(lèi)型，可在上電時(shí)立即運行。FPGA須支持這一永久配置，以便在上電后立即啟動(dòng)配置過(guò)程。

　　又或者，SPI存儲器可在x1模式下退出通電狀態(tài)，從而允許主機系統(FPGA)查詢(xún)存儲器中的串行閃存可發(fā)現參數(SFDP)表中的特性。這一x1模式已成為多家存儲器廠(chǎng)商支持的標準功能，并允許FPGA檢索有關(guān)器件功能的關(guān)鍵信息。一旦檢索到器件特性，就可以快速重新配置FPGA存儲器控制器和SPI存儲器器件，以獲得最大的讀取性能。

　　圖2 - 通電時(shí)使用串行閃存可發(fā)現參數(SFDP)表配置SPI總線(xiàn)功能

　　在選用可使用x1、x4或x8總線(xiàn)寬度以及SDR或DDR傳輸類(lèi)型運行的下一代閃存設備時(shí)，使用集成SFDP表檢索關(guān)鍵設備信息將格外重要。所選擇的總線(xiàn)寬度和傳輸類(lèi)型必須與FPGA上實(shí)現的總線(xiàn)接口基礎設施保持一致。

　　雙QSPI配置接口

　　為減少FPGA配置時(shí)間，許多現代FPGA允許將配置位流分區至兩個(gè)QSPI器件(圖3)。這兩個(gè)QSPI器件以并行方式連接，其中位流的低半字節存儲在“主”QSPI器件(QSPI_P)中，位流的高半字節存儲在“輔助”QSPI器件(QSPI_S)中。這兩個(gè)器件在加載位流時(shí)并行運行，從而有效地使讀取數據傳輸速率提升一倍。

　　請注意，除共享SCK(串行時(shí)鐘)線(xiàn)以外，接口在兩個(gè)器件上基本上是獨立的。之所以要共享SCK線(xiàn)，是為了在以并行方式(即同時(shí))讀取器件時(shí)實(shí)現時(shí)序偏差最小化。當使用相同目標地址執行相同操作時(shí)，可以一次僅對一個(gè)器件進(jìn)行訪(fǎng)問(wèn)，也可以同時(shí)對兩個(gè)器件進(jìn)行訪(fǎng)問(wèn)。

　　圖3 - 雙QSPI配置接口(11個(gè)引腳)允許配置位流在兩個(gè)QSPI器件之間進(jìn)行分區，從而有效地將讀取數據傳輸速率提升一倍。

　　當大型FPGA器件需要以最快的方式傳輸大配置(即高密度)配置比特流時(shí)，這種11引腳雙QSPI配置將具有非常大的優(yōu)勢。

　　閃存配置

　　下一代閃存采用x1(主要用于SFDP訪(fǎng)問(wèn))、x4或x8 IO總線(xiàn)寬度運行，支持SDR或DDR格式傳輸數據，并且通過(guò)使用新的數據選通(Data Strobe)信號以促進(jìn)高速傳輸。例如，使用11引腳接口的賽普拉斯Semper NOR閃存八進(jìn)制配置(圖4)。

　　圖4 - 低引腳數接口支持SDR或DDR格式的x1、x4或x8 IO總線(xiàn)寬度傳輸數據。圖中顯示的是采用11引腳接口的賽普拉斯Semper NOR閃存八進(jìn)制配置。

　　這一新的數據通選必須結合到FPGA配置接口中，從而可利用下一代閃存器件的高吞吐量讀取性能。數據選通與輸出讀取數據邊緣對齊，其方式與低功耗DDR DRAM器件上的選通方式相同(圖5)。數據選通“繪制”數據眼圖，并允許FPGA以高時(shí)鐘頻率有效抓取數據。

　　圖5 - 具有數據選通功能的x8 DDR讀取事務(wù)與輸出讀取數據邊緣對齊，使FPGA能夠以高時(shí)鐘頻率有效抓取數據。

　　支持連續讀取操作是非常適用于FPGA配置的閃存功能之一。連續讀取始于主機(MCU(微控制器)或FPGA)置位CS#(CS片選引腳)，然后發(fā)出讀取命令，后跟目標地址。經(jīng)過(guò)多次延遲周期，存儲器從目標地址輸出數據。如果主機繼續切換時(shí)鐘，則存儲器將通過(guò)從下一個(gè)順序地址輸出數據來(lái)響應。只要時(shí)鐘繼續切換，存儲器將繼續從順序地址輸出數據。這種順序讀取功能可以允許FPGA配置單個(gè)讀取事務(wù)。

　　AutoBoot(自動(dòng)啟動(dòng))是另一項有助于FPGA配置的功能。AutoBoot在通電復位期間從預先配置的目標地址執行自動(dòng)讀取，然后在第一次CS#置位時(shí)立即輸出數據(圖6)。此功能對需要簡(jiǎn)單配置機制的ASIC(專(zhuān)用芯片)器件也十分有用。一旦CS#解除置位，內存將返回其待命狀態(tài)，并以正常方式處理后續操作。

　　圖6 - 運行中的AutoBoot讀取功能(具有3個(gè)預熱周期)

　　NOR 閃存器件的寫(xiě)入事務(wù)(圖7)與標準SPI操作幾乎完全相同，但有兩點(diǎn)例外。首先，在整個(gè)事務(wù)期間必須將新的數據選通信號驅動(dòng)為L(cháng)OW(低電平)。其次，當配置為DDR操作時(shí)，數據被寫(xiě)為字(16b)，而非傳統SPI產(chǎn)品的字節寫(xiě)編程粒度。

　　圖7- NOR 閃存的寫(xiě)入事務(wù)需要在整個(gè)事務(wù)期間將數據選通信號驅動(dòng)為L(cháng)OW，并且在配置為DDR操作時(shí)將數據寫(xiě)為16位字。

　　下一代NOR閃存器件可提供滿(mǎn)足大規模FPGA應用的高密度和隨開(kāi)即用要求所需的高吞吐量。各大NOR閃存制造廠(chǎng)商都參與了JEDEC xSPI規范的開(kāi)發(fā)，為代工廠(chǎng)商提供了廣泛的采購選擇。JEDEC xSPI規范涵蓋了上述八進(jìn)制SPI接口以及HyperBus接口，兩者均提供400MB/s的讀取吞吐量，已實(shí)現的讀取吞吐量遠高于傳統SPI產(chǎn)品。為利用高速基礎設施，需要對FPGA SPI控制器進(jìn)行修改。需要考慮的新功能包括DDR數據速率，用于數據抓取的新數據選通引腳和擴展的x8總線(xiàn)接口。此外，一些NOR閃存器件(例如賽普拉斯Semper NOR系列)允許在實(shí)施雙QSPI配置架構時(shí)消除其中一個(gè)QSPI器件。在需要進(jìn)行快速FPGA配置的情況下，以及在執行實(shí)時(shí)重新配置的FPGA應用中，下一代閃存所提供的性能將具有強大的優(yōu)勢。

　　關(guān)于作者：Cliff Zitlaw擁有長(cháng)達36年的半導體存儲器開(kāi)發(fā)經(jīng)驗，重點(diǎn)關(guān)注可以實(shí)現在各類(lèi)應用程序約束范圍內優(yōu)化內存性能總線(xiàn)接口。Cliff是Xicor微處理器串行存儲器接口(EEPROM)，美光科技(Micron)CellularRAM接口(PSRAM)和賽普拉斯Hyperbus接口(NOR和PSRAM)的發(fā)明者。 Cliff是49項與內存功能和用法相關(guān)的專(zhuān)利著(zhù)作者或合著(zhù)者。閑暇之余，Cliff喜歡燒烤，看電視，或在周六小睡片刻。