新型數字反激控制芯片輕松實(shí)現高效高功率密度USB PD快充設計

作者 / 英飛凌公司

　　摘要：主要介紹USB PD應用中的ZVS反激控制器 ，例如手機電腦快充等。主要對控制器的特征、保護、工作和控制原理進(jìn)行說(shuō)明和討論。適合充電器適配器設計人員以及對數字型ZVS反激控制器感興趣的電源工程師閱讀。

　　關(guān)鍵詞：反激;控制;USB PD;快充;零電壓開(kāi)關(guān)

　　0 引言

　　消費者體會(huì )到快充給手機電腦的應用帶來(lái)了很多的便利，但玲瑯滿(mǎn)目的快充協(xié)議也給用戶(hù)帶來(lái)一定的困惑，例如市場(chǎng)上有MTK 的 PE+ 、高通的 QC 4+、 OPPO 的 VOOC、華為的 FCP/SCP，等等，它們往往需要專(zhuān)門(mén)的充電器。USB-PD 這個(gè)時(shí)候得到大范圍設備支持，得益于它兼容了其他的快充標準，使得在為數碼電子設備充電時(shí)不需要必須使用廠(chǎng)家專(zhuān)用充電器材才能為設備實(shí)現快速充電，給大家帶來(lái)更多的便捷。

　　大家習慣了小型輕便的充電器，如何在不增加充電器體積的情況下提升更大的功率輸出，并且支持短時(shí)間的峰值輸出?這意味著(zhù)需要更高的頻率設計，從而縮小磁性元件和其它被動(dòng)器件的尺寸，以及采用支持高效率設計的功率器件。在高頻的操作過(guò)程中，零電壓開(kāi)關(guān)由于可以減小主動(dòng)開(kāi)關(guān)器件的開(kāi)通損耗而備受歡迎。各種不同的零電壓開(kāi)關(guān)拓撲以及相應的控制器都在開(kāi)發(fā)研究當中。取決于輸出電流大小，CCM/DCM通常被選用于不同的應用場(chǎng)景。對于USB PD應用，由于輸出可變使得定頻控制模式下CCM 不可避免。因為定頻控制可以使EMI和系統設計相對容易。

　　英飛凌XDPS21061數字電源方案可以為工程師解決這方便的困擾，數字化電源方案可以提升效率，減少開(kāi)發(fā)周期和系統成本，并且可以加強產(chǎn)品的靈活性，實(shí)現更多的差異化。XDPS21061是一款多模式數字式控制器，它同時(shí)適用于DCM和CCM 兩種工作模式，內部嵌入高壓?jiǎn)?dòng)單元。該啟動(dòng)單元使得該IC的供電電壓在零負載時(shí)更加高效和靈活?？刂破髦械奈SP就像芯片的大腦，它使該控制器比傳統的硬件混合信號更加聰明和智能化。XPDS21061的數字和模擬外圍設備支持各種信號采樣和調控，使其成為反激操作的理想選擇。同時(shí)它集合了不同的工作模式，如連續模式(CCM)、零電壓開(kāi)關(guān)(ZVS)模式、降頻模式和突發(fā)模式，使得它在不同負載和輸入電壓下獲得最佳的效率。此外，還集成了一次性可編程(OTP)內存，可以提供寬泛的可編寫(xiě)參數，從而簡(jiǎn)化設計。數字可配置的引腳簡(jiǎn)化了系統的BOM/PCB布局，不像混合信號IC那樣需要大量的外置電阻/電容網(wǎng)絡(luò )來(lái)調節參數。

　　在本文的最后還介紹了如何更好地利用高效率功率器件(如CoolMOS?和OptiMOS?)以及封裝，讓設計更加具有競爭性。

　　1 準諧振反激拓撲面臨的困難

　　公式1是準諧振反激電路在第一個(gè)谷底的開(kāi)關(guān)損耗。Cpara包括MOSFET輸出電容和變壓器耦合電容。因此在低壓輸入下，反激準諧振幾乎是零電壓開(kāi)關(guān)，但是在高壓輸入條件下，仍然有非常高的開(kāi)關(guān)損耗。

　　(公式1)

　　另一個(gè)與拓撲相關(guān)的損耗是主MOSFET的吸收網(wǎng)絡(luò )，而且很難算出損耗的準確數值。

　　在主MOSFET關(guān)閉后，在能量注入到吸收網(wǎng)絡(luò )之前，原邊峰值電流首先給主MOSFET的寄生電容進(jìn)行充電。因此電容越大，寄生電容中儲存的能量就越多，吸收網(wǎng)絡(luò )的損耗就越少。對于硬開(kāi)關(guān)拓撲，寄生電容中的損耗完全喪失掉的。但是對于準諧振反激，這些能量的部分可以被回收。對于完全的ZVS，即使是高壓輸入，大部分能量也是可以被回收利用的。

　　注入吸收網(wǎng)絡(luò )的能量為(0.5*Llk*ipk²-0.5*Cpara*Vsw²)。然而，這并不是全部損失掉，這取決于使用的吸收二極管。使用慢反向恢復二極管可以將部分能量回收至電容或輸出，如圖1所示。吸收網(wǎng)絡(luò )僅在V_sw-V_clamp-V_bus>0時(shí)工作。這意味著(zhù)吸收電路的損耗會(huì )在高壓輸入時(shí)較高而低壓輸入時(shí)較低。較大的Coss能吸收更多的能量，利用ZVS控制器，意味著(zhù)更多的吸收能量能夠被回收。此外，采用低阻抗的MOSFET可以用來(lái)減少導通損耗，同時(shí)對吸收部分的耗損也有幫助。

　　另一個(gè)問(wèn)題是，QR flyback在重載條件下工作頻率最低，由于變壓器的利用問(wèn)題這對峰值功率的應用來(lái)說(shuō)是不利的。

　　QR控制頻率變化的問(wèn)題很容易導致觸摸屏的共模式噪聲干擾。

　　為了簡(jiǎn)化變壓器的生產(chǎn)，提出了基于PCB(印制板)的繞組設計。為了減少銅損，頻率要求高于100 kHz。此外由于PCB 繞組耦合電容變大，開(kāi)關(guān)損耗也會(huì )隨之增加。因此一個(gè)定頻的ZVS 反激控制器必不可少。

　　2 強制頻率諧振零電壓開(kāi)關(guān)(FFRZVS)工作原理描述

　　圖2顯示了ZVS反激電路典型的PWM 時(shí)序和相關(guān)的關(guān)鍵波形。在主MOSFET關(guān)閉之后的時(shí)間t4，同步整流(SR)MOSFET將會(huì )在一段消隱時(shí)間延時(shí)之后導通。在時(shí)間t5，當消磁電流趨于零時(shí)，SR MOSFET關(guān)閉，然后激磁電感Lp和Ceqv將會(huì )諧振。主MOSFET的電壓將從Vbulk+Vrefl諧振到Vbulk-Vrefl，Vrefl=Nps*Vo。如果輔助MOSFET在t1開(kāi)通，那么主MOSFET諧振在峰值就意味著(zhù)激磁電流為零，那么imag就會(huì )負向增加。在此受控的ZVS開(kāi)通時(shí)間段，主MOSFET的Vds被鉗位在電壓Vbulk+Vrefl上。一旦峰值電流達到i_zvs_pk，就會(huì )關(guān)閉輔助 MOSFET，由于電流存儲在磁化電感中并且反相，它將繼續向這個(gè)方向流動(dòng)，并釋放儲存在Ceqv中的能量。這個(gè)死區時(shí)間是由IC的 t_ZVSdead參數控制的并且是可配置的。在t3時(shí)刻，主MOSFET的漏極電壓達到最小值，打開(kāi)主MOSFET，此時(shí)達到最低開(kāi)通損耗。從圖中可以看出，ZVS所需能量與Vbulk成正比，ZVS MOS的開(kāi)通時(shí)間也是如此。

　　MFIO電壓是在主MOSFET開(kāi)通經(jīng)過(guò)一段前沿消隱(LEB)時(shí)間后進(jìn)行采樣的?；谶@個(gè)電壓，IC會(huì )知道下一個(gè)周期的開(kāi)關(guān)頻率，例如開(kāi)關(guān)時(shí)間T_sw。由于ZVS 開(kāi)通時(shí)間和ZVS的死區時(shí)間也是已知的，T_sw-T_zvson-T_zvsdead 決定了ZVS MOSFET開(kāi)通時(shí)間點(diǎn)。

　　磁化電感用于實(shí)現ZVS，所以ZVS只在DCM中有效。用于實(shí)現ZVS控制脈沖GD1，只需要其中部分能量的實(shí)現ZVS功能，剩余部分將回饋系統。

　　3 適配器中功率MOSFET 的選型

　　針對手機快充中原邊MOSFET的選擇. 我們主要從散熱、效率、成本、裝配……等幾個(gè)方面考慮。目前大多數用于手機充電器的功率MOSFET 沒(méi)有加額外的散熱器。這其中考慮到布局的便利，以及成本的問(wèn)題。因此選擇MOSFET的封裝時(shí)，需要考慮到最大負載情況下溫度是否滿(mǎn)足要求，一般我們可以測量器件的表面溫度，然后通過(guò)公式Tj=Tc+P*Rthjc (Tc 為器件殼溫，P 為器件的耗散功率，Rthjc為該封裝熱阻) 來(lái)計算結溫是否滿(mǎn)足設計要求。

　　由于成本和空間的要求，其中對器件本身需要具有一定的功率耗散能力，同時(shí)也需要滿(mǎn)足小尺寸的要求以提升整機的功率密度。通常這兩者之間是相互背離的。所以我們會(huì )折中考慮。TO247 和D2PAK 此類(lèi)封裝雖然散熱性能良好，但是由于封裝本身尺寸偏大，并不太適用小型化設計。而一些更小的封裝由于本身散熱能力問(wèn)題需要增加額外的散熱器，從而增加散熱成本。因此，我們通?？紤]ThinPAK 封裝，如圖3所示，該封裝兼顧散熱和小尺寸的需求，寄生參數也遠遠比TO 封裝小得多，有利于減少尖峰電壓。另外它的特點(diǎn)是功率地和驅動(dòng)信號地隔開(kāi)，這樣大大減少由于MOSFET 源極寄生電感帶來(lái)的干擾。對系統驅動(dòng)的穩定性和EMC 設計有較大幫助。

　　另外TO220 FP 窄腳封裝可以支撐直立生產(chǎn)，降低PCB表面連錫風(fēng)險，同時(shí)滿(mǎn)足安規絕緣封裝、易于安規設計等優(yōu)點(diǎn)也被廣泛地應用于各種充電器設計當中。我們在65 W 單輸出設計中選用了英飛凌ThinPAK IPL60R125C7，40 W 設計中采用了TO220 FP IPAN70R600P7S。

　　副邊同步整流MOSFET，較為常見(jiàn)的是SSO8(PQFN 5x6)的封裝。根據不同變壓器設計和輸出電壓，可以選擇不同電壓等級的MOSFET。但對于手機快充來(lái)說(shuō)，通常同步整流控制器由輸出直接供電，由于兼容低壓輸出如5 V 或3.3 V。因此對應MOSFET驅動(dòng)電壓也是5 V、3.3 V。在此驅動(dòng)電壓下普通驅動(dòng)的MOSFET 并不能工作在飽和區域，因為普通驅動(dòng)等級的MOSFET 的飽和驅動(dòng)電壓在7.5 V左右。因此我們對于此類(lèi)應用應選擇邏輯電平 MOSFET。我們在40 W設計中采用邏輯電平驅動(dòng)MOSFET BSC0802LS可以在4.5 V 邏輯電平下飽和導通，可以有效降低同步整流MOSFET 的導通損耗。同時(shí)低驅動(dòng)電壓可以進(jìn)一步降低MOSFET 的驅動(dòng)損耗，提升效率。

　　4 簡(jiǎn)化應用圖

　　圖4顯示了一款40 W快速充電器設計中采用XDPS21061的簡(jiǎn)化應用圖。與傳統的反激和有源嵌位(ACF)相比，它在原邊有一個(gè)額外的ZVS繞組，以及一個(gè)電容、開(kāi)關(guān)器件和一個(gè)低端的門(mén)極驅動(dòng)。無(wú)需高端驅動(dòng)和高電壓MOSFET并實(shí)現零電壓開(kāi)通，因此系統成本很低。

　　5 輕載工作的設定

　　突發(fā)模式對于初級AC/DC控制IC滿(mǎn)足空載要求是很重要的。通常，當反饋低于某個(gè)值時(shí)，控制IC會(huì )進(jìn)入突發(fā)模式。為了減少輸出電壓紋波，突發(fā)模式的遲滯需要盡可能小。這對變輸出電壓設計具有很強的挑戰性。然而，由于是數字控制，XDPS21061基于查表方式進(jìn)入突發(fā)模式，它根據不同的輸出電壓從而選擇不同的突發(fā)模式進(jìn)入條件。

　　6 65 W 單輸出適配器設計實(shí)例

　　我們利用FFRZVS控制器設計了一款65 W全電壓輸入的適配器。輸入90~264 Vac，輸出20 V/3.25 A，開(kāi)關(guān)頻率Fsw =120 kHz，變壓器磁芯采用RM8，匝比Np:Ns=5，Lp=12 μH，輸入電容120 μF，原邊MOSFET 采用IPL60R125C7，ZVS MOSFET 采用BSL606SN，同步整流SR MOSFET 采用BSC093N15NS5G，SR控制器采用UCC24630。由于散熱限制，功率密度可達 15 W/inch3，其中輸入部分包含一個(gè)共模電感和一個(gè)差模電感。

　　7 基于dpVision? 的可配置人機操作界面

　　通過(guò)一個(gè)UART 引腳可以配置各種參數，系統BOM(物料清單)是相當簡(jiǎn)化的。由于許多應用相關(guān)的參數都是可調整的，所以控制器可以根據不同的系統設計而量身定制。例如，可配置頻率法則可用于調整最大頻率，以適應不同的磁芯形狀，并調整半載效率，以平衡導通損耗和開(kāi)關(guān)損耗。也可對突發(fā)模式參數進(jìn)行配置以用于調整突發(fā)模式進(jìn)出功率。

　　8 總結

　　XDPS21061是一個(gè)基于微DSP的多模式數字控制器，能夠工作在不同的電流模式，內部嵌入高壓?jiǎn)?dòng)單元，可調驅動(dòng)電流，兼顧數字和模擬芯片優(yōu)點(diǎn)。人性化人機操作界面，輕松配置系統參數?？梢允闺娫垂こ處煂?shí)現高自由度的差異化化設計?；赬DPS21061的快充65 W/40 W設計，采用強制頻率諧振，在應對USB PD 可變輸出電壓下自適應限流，同時(shí)整合英飛凌CoolMOS?，OptiMOS? 等高效功率器件在實(shí)現高效設計時(shí)游刃有余?？蛇x的抖頻功能進(jìn)一步優(yōu)化EMI 效果從而取得更高的性?xún)r(jià)比。

本文來(lái)源于科技期刊《電子產(chǎn)品世界》2019年第2期第23頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處