高精度的FPGA架構

無(wú)論是作為協(xié)處理器、獨立的處理單元亦或是簡(jiǎn)單的橋接,只要客戶(hù)尋求的價(jià)值定位是創(chuàng )新、快速上市、低延遲、靈活的IO以及可編程性,FPGA就有其獨特的優(yōu)勢。靈活I(lǐng)O可以在不同的應用場(chǎng)景支持不同類(lèi)別的傳感器甚至處理多個(gè)傳感器交互和融合。AI目前還在初步階段,我們預計神經(jīng)網(wǎng)絡(luò )引擎需要可編程性持續演進(jìn)和優(yōu)化。通用的MCU功耗和延遲一般會(huì )較高,加入固化的加速器雖然可以改善當下的性能,在未來(lái)幾年內不能持續優(yōu)化的缺陷會(huì )是個(gè)很大的限制。在新一版的CNN加速器IP, 我們針對了神經(jīng)網(wǎng)絡(luò )的需求來(lái)優(yōu)化了DRAM存儲器帶寬使得ECP5的推理性能最多提升至2倍。

隨著(zhù)AI不斷火熱,IoT和智能傳感器市場(chǎng)將持續增長(cháng)。物聯(lián)網(wǎng)世界的多樣性也將是FPGA靈活架構大放異彩的機會(huì )。因此在超低功耗、低成本、小尺寸的iCE40 UltraPlus上,我們也推出了輕量化CNN來(lái)滿(mǎn)足更靈活的性能、精度、功耗的平衡與取舍。盡管輕量化CNN比之前推出的二值神經(jīng)網(wǎng)絡(luò )(BNN)功耗稍高,但是其精度和性能也更優(yōu)秀,CNN在業(yè)界的接受度也比BNN更為廣泛。

萊迪思半導體亞太區事業(yè)發(fā)展總監 陳英仁