一種用于高壓集成電路的基準電壓源設計

作者 / 劉振國 電子科技大學(xué)(四川 成都 610054)

　　劉振國：1992年出生，男，碩士，主要從事功率半導體方面的學(xué)習與研究。

摘要：本文基于LDO的設計思想，設計了一款用于高壓集成電路的LDO架構式的基準電路，使其具有寬輸入范圍的特性。同時(shí)，對于該基準電路，文中提出了兩種補償方式，通過(guò)增加前饋通路的補償方式可以使得系統的帶寬大大地拓展，從而減小基準電路的啟動(dòng)時(shí)間(小于5μs)。另外，在該基準電路的基礎上增加了上電復位電路，從而提高系統可靠性。最后基于CSMC 0.5μm 600V BCD工藝對設計進(jìn)行仿真驗證。

0 引言

　　在模擬集成電路中，基準作為一個(gè)最基本的單元，它的性能在很大的程度上影響著(zhù)整個(gè)系統的性能^[1]。在各種不同的系統中，對基準單元也有著(zhù)不一樣的要求。比如，在一些低功耗的系統中，功耗是基準的關(guān)鍵指標。在一些敏感性的系統中，電源抑制比(PSRR)以及抗噪性能則至關(guān)重要。而隨著(zhù)集成電路產(chǎn)業(yè)的不斷發(fā)展，各種電子產(chǎn)品也不斷朝著(zhù)小型化、智能化的方向發(fā)展。由此，又對基準單元提出了新的要求。在一些高壓集成電路(HVIC)中，如智能功率模塊(IPM)、LED驅動(dòng)、同步整流等，由于對整個(gè)系統的功能提出了更多的要求，故基準單元在HVIC中也逐步變成了必不可少的一部分。而在HVIC中，則要求基準電路需要有較寬的供電范圍以及可靠性。本文正是基于目前在HVIC中對基準電路提出越來(lái)越高的要求的前提下，設計了一款用于HVIC的基準電路。

1 電路原理及構架

　　1.1 傳統帶隙基準電路架構及原理

　　傳統的帶隙基準電路結構如圖1所示^[2]。其中，Q1、Q2以及R3構成與絕對溫度成正比(PTAT)電流，該電流流經(jīng)R1時(shí)產(chǎn)生PTAT電壓，輸出電壓為Vbe1與該電壓之和，而Vbe1又與絕對溫度成反比，故輸出電壓近似為與溫度無(wú)關(guān)。該電路存在以下幾個(gè)缺點(diǎn)。首先，該電路的輸出電壓為固定值，其值取決于所用工藝中的三極管BE結的本征電壓，一般約為1.25 V^[3]。其次，該電路的供電范圍不能在較大的范圍內變化，因為VCC的變化容易導致Q1、Q2的集電極電壓變化，從而導致電路無(wú)法正常工作。因此，該電路結構在高壓集成電路中并不適用。

　　1.2 本文提出的基準電路架構及工作原理

　　為了適應可變的輸出電壓以及較寬的供電范圍的需求，本文基于低壓差線(xiàn)性穩壓器(LDO)的設計思想，提出了一種“LDO”架構式的基準電路，如圖2所示。其中，MN1為該LDO的調整管，電阻分壓網(wǎng)絡(luò )則對應于LDO的分壓采樣電阻，基準產(chǎn)生電路則對應于LDO的比較器。在該LDO架構中，基準產(chǎn)生電路采樣輸出點(diǎn)電壓，通過(guò)與自身產(chǎn)生的基準電壓進(jìn)行比較，從而獲得較為精確的輸出電壓。由于該電路采用的是“LDO”架構，故而其自身也具有LDO的一些優(yōu)點(diǎn)，如供電范圍可以在較寬的范圍內變化。另一方面，由于電阻分壓網(wǎng)絡(luò )的存在，使得該基準電路的輸出電壓值并不再局限于傳統帶隙基準電路。

　　在圖2的電路架構中，基準產(chǎn)生電路的性能直接影響著(zhù)最終輸出基準電壓的性能，如溫度系數等。因此基準產(chǎn)生電路的架構選擇也是一個(gè)需要慎重考慮的因素。在本設計中，采用了Brokaw架構^[4]，如圖3所示。其輸出V_out1為：

　　上式中，第一項為與絕對溫度成正比的電壓，而第二項為與絕對溫度成反比的電壓，通過(guò)設置合適的比例系數，即可得到幾乎與溫度無(wú)關(guān)的基準電壓。另一方面，通過(guò)合適設計R4與R5的比例，即可得到非固定值的基準電壓V_out1。

　　圖4為本文提出的“LDO”架構的基準電路的具體電路結構。其中，MP1、MP2、R1、N1、N2以及R2為該電路的啟動(dòng)電路部分，目的是保證該系統可以在上電的過(guò)程中擺脫簡(jiǎn)并狀態(tài)點(diǎn)。另一方面，為了增大該基準結構的電源抑制比，故而電流鏡結構均采用了cascode結構。如圖中的MP3、MP4、MP5以及MP6構成的cascode電流鏡結構。而在基準產(chǎn)生電路中，MN2、MN3與N4、N5也構成了類(lèi)似于cascode結構，從而提高了電路的PSRR。

　　1.3 系統的可靠性分析

　　在高壓集成電路中，可靠性是一個(gè)重要的指標。因此，用于高壓集成電路中的各個(gè)系統模塊，所有的性能都必須建立在高可靠性的基礎之上?？煽啃灾饕瑑蓚€(gè)方面，一方面是要保證系統的穩定性;另一方面，則是需要保證系統在上電、電源波動(dòng)等情況下仍可以可靠地工作。

　　在圖4中的電路中，存在著(zhù)兩個(gè)以上的極點(diǎn)。第一個(gè)極點(diǎn)位于輸出REF_1的位置，由于該位置電流鏡結構的緣故，故而在cascode電流鏡的另一端存在著(zhù)一個(gè)“鏡像”極點(diǎn)。第二個(gè)極點(diǎn)則位于“LDO”調整管MN4的輸入端。由于該系統存在著(zhù)兩個(gè)以上的極點(diǎn)，故系統是不穩定的。該系統有兩種補償方式可以選擇。第一種補償方式的原理是將第二個(gè)極點(diǎn)設置為系統的主極點(diǎn)，第一個(gè)極點(diǎn)設置在較高頻率位置處。其具體實(shí)現方式則可以通過(guò)在MN4的柵極增加一個(gè)接地的較大電容。這種頻率補償方式優(yōu)點(diǎn)是較為簡(jiǎn)單，但同樣存在著(zhù)明顯的缺點(diǎn)，即這種補償方式會(huì )使得系統的帶寬大大的減小到幾百千赫茲。另一種補償原理則是通過(guò)前饋通路引入額外的零點(diǎn)，使得該零點(diǎn)去補償第二個(gè)極點(diǎn)，這種方式雖然較為復雜，但卻保證了系統的帶寬可以增大到幾兆赫茲。而系統的帶寬則直接關(guān)系到系統的響應速度，因此，對于一些電源電壓會(huì )波動(dòng)的應用中，有著(zhù)明顯的優(yōu)勢。故本文采用的是第二種補償方式。

　　系統的可靠性不僅要保證系統的穩定性，同時(shí)還有保證系統在上電的過(guò)程中，各個(gè)模塊都可以進(jìn)入正確的工作邏輯狀態(tài)。啟動(dòng)電路僅僅能保證基準模塊在系統上電的過(guò)程中進(jìn)入到正確的工作邏輯，而上電復位電路，則可以保證系統中其它模塊在系統上電的過(guò)程中可以進(jìn)入正確的工作狀態(tài)中^[5]。因此，上電復位電路是必要的。在本文提出的基準電路的前提下，為了增加上電復位電路以保證系統可靠性的同時(shí)不增加電路設計的復雜性，故本文提出了一種基于電流比較的上電復位電路，其具體實(shí)現電路如圖5所示。其中，R3、MP7、MN1以及N3構成上電復位電路。在系統啟動(dòng)的過(guò)程中，通過(guò)將由N1、N2以及N3構成的電流鏡與由MP7、MP8以及MP9構成的電流鏡的電流進(jìn)行比較，從而為高壓集成電路整個(gè)系統中的其他模塊提供上電復位信號。

2 仿真結果及分析

　　本文提出的高壓基準電路的仿真結果是基于華潤上華(CSMC)0.5μm 600 V BCD工藝。且電路指標設計為VCC正常工作于15 V，基準輸出電壓REF_1為5 V，基準輸出電壓REF_BG為帶隙基準電壓，在該工藝下約為1.19 V。

　　2.1 上電啟動(dòng)過(guò)程仿真

　　上電啟動(dòng)過(guò)程仿真結果如圖6所示。在15μs時(shí)，VCC經(jīng)1ns上電。圖中分別給出了在上電過(guò)程中，兩種補償方式的上電復位信號(POR)以及5 V基準輸出信號REF_1。從圖中，我們可以發(fā)現，第二種補償方式的啟動(dòng)時(shí)間相對于第一種補償方式明顯減小。第二種補償方式5 V輸出信號大約在20μs的時(shí)候即保持穩定，而第二種補償方式5 V輸出信號大約在30μs時(shí)保持穩定。且從POR信號的有效脈寬持續時(shí)間也可以明顯發(fā)現第二種補償方式啟動(dòng)速度遠遠大于第一種補償方式。同時(shí)，POR信號波形也反映了本文所設計的上電復位電路可以在系統上電的過(guò)程中，較為準確地為系統的其他部分提供上電復位信號。另一方面，從圖6中我們可以看到，第二種補償方式上電速度雖然更快，但由于系統的阻尼系數較小，故而在上電的過(guò)程中，5 V輸出信號會(huì )有一個(gè)“尖峰”，在一些應用場(chǎng)合中，該尖峰可能會(huì )對系統造成一定的損害。在這種應用場(chǎng)合下，則可以選擇第一種補償方式。從圖6中可以明顯看到，第一種補償方式下系統的上電響應更為平滑。

　　2.2 系統帶寬仿真

　　為了更好的理解兩種補償方式差異的原因，圖7分別給出了該系統本身以及兩種補償方式下系統的波特圖。

　　從圖7中，我們可以看到，系統在無(wú)任何頻率補償方式的情況下，其單位增益帶寬(GBW)大約位于2 MHz的位置，在該位置處其相位裕度為負值，故而系統是不穩定的，這與我們前面的可靠性分析是相符合的。圖7是系統采用第一種補償方式的波特圖，從和的對比中，我們可以看到在中，兩個(gè)極點(diǎn)明顯分離，其GBW大約位于30 kHz的位置，對應的相位裕度約為56度。圖7是系統采用第二種補償方式的波特圖。由和的對比中，我們可以看到在第一個(gè)極點(diǎn)之后系統引入了一個(gè)零點(diǎn)，該零點(diǎn)的引入導致系統的GBW后移至將近20 MHz的位置，對應的相位裕度約為50度。這里需要另行說(shuō)明的是兩種補償方式的補償電容值并不相等，其中第二種補償方式的補償電容值相對要小一些。從圖7的分析進(jìn)一步可以得到，第二種補償方式確實(shí)可以很大程度上地提高系統的帶寬，從而使系統獲得相對較快的響應速度。

　　2.3 輸入電源電壓范圍仿真

　　圖8給出了系統輸入電源電壓范圍仿真曲線(xiàn)。從圖中我們可以得到：VCC輸入電壓約為8 V時(shí)，系統即可正常工作。且在VCC輸入電壓高達40 V時(shí)，該基準電路仍可正常工作。甚至可以做出預測，在工藝條件允許的條件下，該電路可以工作于更大的電源電壓范圍中。

　　2.4 溫度特性仿真

　　基準電路最為基本的一個(gè)性能即為溫度特性。本文的基準電路的溫度特性主要取決于基準產(chǎn)生電路。因此圖9給出了本文帶隙輸出電壓的溫度特性曲線(xiàn)?？梢缘玫?，在-55 ℃-125 ℃的范圍內，輸出電壓變化范圍約為2.5mV。

3 結論

　　文中所提出的“LDO”架構式的基準電路可以工作于較寬的工作范圍內，同時(shí)，本文提出了兩種不同的頻率補償方式，根據補償方式的選擇可以達到快啟動(dòng)的目的。另一方面，為了適應高壓集成電路中對高可靠性的要求，本文在所設計的基準電路的基礎上增加了上電復位功能，從而可以進(jìn)一步保證系統中各個(gè)功能模塊能夠進(jìn)入正確的工作邏輯。最后，文中基于CSMC 0.5μm 600 V BCD工藝對所提出的電路結構進(jìn)行仿真驗證，結果表明本文提出的基準電路適用于高壓集成電路。

　　參考文獻：

　　[1] 曹培棟.微電子技術(shù)基礎-雙極、場(chǎng)效應晶體管原理[M] .電子工業(yè)出版社, 2001 .

　　[2] R.J.Widlar,“New developments in IC voltage regulators,”IEEE J.Solid-State Circuits,vol.SC-6,pp.2-7,Feb.1971.

　　[3] B.Razavi.Design of Analog CMOS Integrated Circuits.McCraw-Hill Companies Inc.Boston,MA,2001.

　　[4] A.Paul Brokaw,“A Simple Three-Terminal IC Bandgap Reference，”IEEE Journal of Solid-State Circuits,VOL.SC-9,NO.6,December.1974.

　　[5] Takeo Yasuda,Masaaki Yamamoto,and Takafumi Nishi,A Power-On Reset Pulse Generator For Low Voltage Applications", Circuits and Systems, 2001,ISCAS 2001,vol.41 May 2001.

　　本文來(lái)源于《電子產(chǎn)品世界》2018年第10期第39頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。