頻率為700MHz～1GHz的FSK收發(fā)器芯片MICRF500的原理與應用

3內部結構與工作原理
　　MICRF500的內部結構如圖1所示。該芯片內含接收、發(fā)射和控制接口（ControlInterface）三部分。其中接收部分由低噪聲放大器（LNA）、混頻器、RC濾波器（RCFilters）、解調器（Demod）、RSSI等電路組成。發(fā)射部分由功率放大器（PA）、預置比例分頻器（Prescaler）、A計數器（Acounter）、N計數器（Ncounter）、M計數器（Mcounter）、壓控振蕩器（VCO）、相位檢波器（Phase Detector）、充電泵（Charge Pump）、晶體振蕩器（XCO）等電路組成。
　　當MICRF500處在接收模式時(shí)，PLL合成器產(chǎn)生本振振蕩（LO）信號。N、M和A計數器給出的本振振蕩頻率被分別存儲在NO、MO和AO寄存器中。由于接收器是零中頻結構，因而用低功耗的集成低通濾波器作為通道濾波器。接收裝置中的低噪聲放大器（LNA）用于驅動(dòng)正交混頻器對?；祛l器輸出饋送至兩路相同的相位積分信道。每條信道包括前置放大器、三階Sallet－Key RC低通濾波器和限幅器。主要信道的濾波器必須滿(mǎn)足電路的選擇性和動(dòng)態(tài)范圍。
Sallen－Key RC濾波器能通過(guò)編程劃分成四個(gè)不同的截止頻率：10kHz、30kHz、60kHz和200kHz。通過(guò)外圍電阻可以調整濾波器的截止頻率。解調器可解調I和Q信道的輸出并同時(shí)輸出一個(gè)數字信號。當檢測I和Q信道信號的相對相位時(shí)，如果I信道落后于Q信道，FSK調制頻率將位于本振振蕩頻率之上（數據 “1”）。如果I信道信號超前Q信道信號，FSK調制頻率則位于本振振蕩頻率之下（數據“0”）。DATAIXO腳為接收器輸出。RSSI（接收信號強度指示器）電路可用來(lái)顯示收到信號的強度級別。兩端的串行接口可用于對電路進(jìn)行編程。VCO諧振電路、晶體、反饋電容和VCO的FSK調制元件、回路濾波器、功放和濾波器的偏置電阻等外圍元器可用于RF輸入輸出的阻抗匹配和功率衰減。TX／RX的轉換則可通過(guò)二極管來(lái)實(shí)現。
4應用電路設計
　　MICRF500的應用電路如圖2所示，該電路的工作頻率為869MHz。電路中，收發(fā)器的調制信號加到VCO，VCO和外圍元件工作于869MHz。MA4ST－350－1141是MACON制造的一個(gè)專(zhuān)用變容二極管，而B(niǎo)AR63則是西門(mén)子公司生產(chǎn)的二極管。

　　由于VCO是一個(gè)基本的Colpitts振蕩器，因而應有一個(gè)外部諧振器和一個(gè)可變電感，諧振器可由電感L1和線(xiàn)性電容C13組成。
　　晶體振蕩器的晶振是RF輸出頻率的基準，因而要求具有很好的相位和頻率穩定性。晶體振蕩器通過(guò)調節可變電容C20可改變諧振頻率。要獲得小的頻偏，晶體要預老化且要有小的溫度系數。本設計采用10MHz晶振。
　　相位檢測輸出被轉換成電壓并經(jīng)14腳（LDC）外電容C23的濾波后，產(chǎn)生的直流電壓與位Ref0－Ref5設置的基準窗口相比較。 Ref0～Ref5為1時(shí)，基準窗口在0V；Ref0～Ref5為0時(shí)，其基準窗口的直流電壓最大。另外，基準窗口能在兩者之間線(xiàn)性步進(jìn)地上升或下降。窗口的大小可等效為2個(gè)（Ref6＝1）基準臺階或4個(gè)（Ref6＝0）基準臺階。
　　實(shí)現FSK有三種方法：第一種是使用VCO實(shí)現FSK調制，其對應的發(fā)射頻率將被編程在分頻器A1、N1和M1中。在TX模式，DATAIXO端保持在三態(tài)，直到開(kāi)始發(fā)射數據；第二種是通過(guò)開(kāi)關(guān)在A(yíng)、N和M分頻器兩組之間實(shí)現，A、N和M值對應到接收頻率和兩發(fā)射頻率。發(fā)射數據“0”時(shí)，將對分頻器 A0、N0和M0進(jìn)行編程；發(fā)射數據“1”時(shí)，將對分頻器A1、N1和M1進(jìn)行編程；第三種則可通過(guò)加／減1到分配器A1來(lái)實(shí)現，其頻偏與比較頻率相等，發(fā)射頻率的校準可通過(guò)對A1、N1和M1進(jìn)行編程來(lái)實(shí)現。所有類(lèi)型的FSK調制數據都從引腳端DATAIXO輸入。
　　回路濾波的設計對優(yōu)化參數是很重要的，如調制速率、PLL鎖定時(shí)間、帶寬和相位噪聲等。低位率通?？烧{制在PLL內，而將回路鎖定在不同的頻率上則可通過(guò)開(kāi)關(guān)分頻器（M、N和A）來(lái)實(shí)現。高調制率（超過(guò)2400bps）一般靠PLL外調制來(lái)實(shí)現，設計時(shí)通常直接加到VCO。此時(shí)，回路濾波器的值可通過(guò)軟件進(jìn)行編程確定。
　　發(fā)射功率放大器是基本的AB類(lèi)，最后一級是開(kāi)集電極（OC）電路，因此應外接一負載電感（L2）。放大器的直流電流通過(guò)外接偏置電阻R14來(lái)調整。當偏置電阻值為1．5kΩ時(shí)，偏置電流為50μA。最后一級電路的偏置電流大約為15mA。
　　阻抗匹配與天線(xiàn)的類(lèi)型也有很大關(guān)系，設計時(shí)可采用最大輸出功率，并在功率放大器上接一約100Ω的阻抗。輸出功率可編程為8級，每級大約相差3dB，可以通過(guò)控制字Pa2－Pa0來(lái)進(jìn)行控制。
　　為了預防干擾信號干擾功放，功放應當緩慢的導通和截止。通過(guò)連接到24腳的電容C25可使偏置電流在限定范圍內上升或下降。上升／下降電流典型值為 1．1μA，當電源為3V時(shí)，開(kāi)關(guān)速率為2．6μs／pF。由于轉換功放開(kāi)關(guān)會(huì )影響PLL，所以開(kāi)關(guān)速率必須與PLL帶寬相對應。
　　緩沖放大器通常連接到VCO和功率放大器之間。功率放大器的輸入信號可以放大到期望的輸出功率。通過(guò)設置位Gc為“0”可以旁路緩沖級。
　　RF接收器的低干擾放大器可利用提升輸入信號來(lái)優(yōu)化頻率轉變過(guò)程。其主要目的是為了預防混頻器干擾。LAN是一個(gè)兩級放大器，正常時(shí)，在900MHz 處可以獲得23dB的增益，LAN具有一個(gè)直流外饋環(huán)，可為L(cháng)AN提供偏置。外接電容C26對所有的直流反饋環(huán)路均可起到退耦和穩定作用。
　　通過(guò)設置ByLAN位為“1”可以旁路LAN，這對強信號是非常有用的。
　　混頻器在900MHz有12dB增益，在34、35和38、39腳中，每一路混頻器的輸出阻抗約為15kΩ。
　　解調器解調出來(lái)的信號的頻偏必須永遠比頻漂大，且至少等于波特率加上頻漂。
　　限幅器是一個(gè)零點(diǎn)檢波器，其輸出為與I－Q相位差相對應的值，波形是邊緣陡峭的方波。
　　解調器的作用是解調I和Q信道輸出并產(chǎn)生數字量輸出，同時(shí)可用來(lái)檢測I和Q信道信號之間的相位差。對于I信道，在限幅器輸出的每一個(gè)邊沿（上升沿和下降沿），Q信道限幅器輸出的振幅均被采樣，反之也如此。解調器的輸出通過(guò)DATAIXO引腳來(lái)實(shí)現。數據輸出被IF信號每周期更新四次。如果I信道信號滯后于Q信道，FSK調制頻率將位于LO頻率上方（數據“1”），而如果I信道超前Q信道，則FSK調制頻率將位于LO頻率下方（數據“0”）。
　　解調器的輸入和輸出通過(guò)一階RC低通濾波器濾波并經(jīng)過(guò)斯密特觸發(fā)器放大來(lái)產(chǎn)生方波。在低位率時(shí)，增加引腳18的電容（DATAC）可以減少RX數據信號濾波器的帶寬。濾波器的帶寬必須根據位率來(lái)進(jìn)行調整，這個(gè)功能一般通過(guò)RXFilt位來(lái)控制。
　　RSSI（接收信號強度指示）電路的輸出與代表RF輸入信號強弱的直流電壓相對應。當接收到的RF輸入信號使RSSI輸出增加時(shí)，RSSI將作為信號的有無(wú)指示器而用于喚醒電路。無(wú)信號時(shí)，電路將處于睡眠模式以長(cháng)電池壽命。
　　在編程時(shí)，可用兩線(xiàn)（CLKIN和REGIN）式總線(xiàn)來(lái)編程電路，兩線(xiàn)串行總線(xiàn)接口可以控制分頻器、選擇TX的功率和RX以及合成器電路功能塊，其接口由一個(gè)80位編程寄存器組成。數據和第一有效位從REGIN線(xiàn)進(jìn)入，第一位輸入為P1，最后一位輸入為P80。程序寄存器中的位安排如表2所列。

　　當CLKIN信號為高電平時(shí)，80位控制字首先讀入移位寄存器，然后通過(guò)REGIN信號（正的或負的）裝入并行寄存器。其接收和發(fā)射模式可由電路直接指定。圖3所示是MICRF500中CLKIN、REGIN、內部LOAD、INT和PA－C信號的時(shí)序圖。
　　圖3中，在時(shí)序1時(shí)，倒數第二位數據被時(shí)鐘信號裝入移位寄存器（‘1’）；在時(shí)序2時(shí)，最后一位數據被時(shí)鐘信號裝入移位寄存器（‘1’）；時(shí)序3時(shí)，通過(guò)REGIN信號的轉換可產(chǎn)生一內部裝入脈沖，并將控制字裝入并行寄存器，從而使電路進(jìn)入新的模式（TX模式），并穩定在這種新模式。在時(shí)序4時(shí)，如果時(shí)鐘信號變低，功放將慢慢開(kāi)啟以使RF輸出信號最小。在PA開(kāi)啟前，PLL處于可靠的鎖定狀態(tài)。而在LOCKDET被設置后，PA開(kāi)啟。時(shí)序5時(shí)，功率放大器將滿(mǎn)負荷開(kāi)啟。時(shí)序6時(shí)，一個(gè)新的控制字進(jìn)入移位寄存器。當CLKIN為高時(shí)，REGIN信號發(fā)生跳變以關(guān)閉功率放大器。時(shí)序7時(shí)，功放關(guān)閉以產(chǎn)生內部裝入脈沖，并將新控制字裝入并行寄存器，從而使電路進(jìn)入一個(gè)新的模式（節電模式），但CLKIN必須在產(chǎn)生內部裝入脈沖后變低。當CLKIN為高時(shí)， REGIN上將不會(huì )出現跳變，此時(shí)，新的控制字在任何時(shí)間內，都不影響收發(fā)器操作，它將按照自己的方式按時(shí)進(jìn) 入移位寄存器。