高云半導體公司發(fā)布基于晨熙家族FPGA的RISC-V微處理器 早期使用者計劃

　　中國廣州，2018年8月16日，國內領(lǐng)先的可編程邏輯器件供應商——廣東高云半導體科技股份有限公司(如下簡(jiǎn)稱(chēng)“高云半導體”)，今日宣布發(fā)布基于高云半導體FPGA的RISC-V微處理器早期使用者計劃，該計劃是基于晨熙家族 GW2A 系列FPGA芯片的包括系統級參考設計的FPGA編程BIT文件、GW2A開(kāi)發(fā)板等的完整解決方案，其中系統級參考設計包括RISC-V MCU內核、AHB & APB總線(xiàn)、存儲器控制單元及若干外設。

　　RISC-V作為指令集體系結構(ISA)的開(kāi)放規范，RISC-V ISA設計初衷涵蓋了小型、快速、低功耗的實(shí)際實(shí)現，避免針對特定的微處理器架構進(jìn)行過(guò)度架構，具有應用廣泛、擴展性強的重要特點(diǎn)，且有大量可支持的軟件，使得新指令集具備了良好兼容性的優(yōu)勢。

　　開(kāi)放規范意味著(zhù)任何人都可以構建支持它的處理器。傳統上，微處理器供應商向客戶(hù)提供特性鎖定的產(chǎn)品，這就意味著(zhù)一旦客戶(hù)使用了某家供應商的產(chǎn)品，就很難轉向另一家供應商的產(chǎn)品。RISC-V改變了這種情況，因為基于RISC-V標準建立的軟件生態(tài)系統，可以支持很多不同的供應商的微處理器產(chǎn)品。只要用戶(hù)基于一個(gè)供應商的RISC-V處理器開(kāi)發(fā)了應用軟件就可以直接重用相同的應用軟件代碼并將其無(wú)縫轉換到另一個(gè)遵循相同開(kāi)放規范的供應商的RISC-V處理器中進(jìn)行實(shí)現。

　　高云RISC-V微處理器早期使用者計劃提供的完整解決方案，具體如下：

• 　　 GW-2A FPGA芯片

• 　　 GW-2A FPGA開(kāi)發(fā)板，包括Micro-USB下載/調試線(xiàn)

• 　　 GW-2A FPGA編程BIT文件，內含RISC-VMCU內核、AHB總線(xiàn)、APB總線(xiàn)、存儲器控制以及若干外設的系統級參考設計

• 　　 高云FPGA設計軟件套裝，包含高云IP核生成器，可以提供一系列Verilog設計的IP核，包括存儲器控制單元、數據通路、DSP等，可用于搭建RISC-V微處理器系統的定制化外設和接口模塊

• 　　 軟件工具鏈(C代碼編譯器、鏈接器、調試器)、RISC-V微處理器外設的驅動(dòng)軟件以及用于定制化C程序開(kāi)發(fā)的內置庫

• 　　 系統級參考設計包含了RISC-V微處理器內核、AHB總線(xiàn)、APB總線(xiàn)、存儲器控制單元以及若干外設，具體如下圖所示：

　　“利用高云晨熙家族GW-2A FPGA芯片豐富的內置Block SRAM資源，RISC-V系統的指令本地存儲器(ILM)和數據本地存儲器(DLM)均使用內置的Block SRAM實(shí)現，無(wú)需外部Flash/SRAM存儲芯片，從而簡(jiǎn)化了整個(gè)微處理器系統設計的復雜性，最大限度地降低產(chǎn)品研發(fā)成本，”高云半導體FPGA應用研發(fā)總監高彤軍先生強調：“RISC-V微處理器早期使用者計劃的“一核、一芯、一體化設計”的特點(diǎn)更著(zhù)眼于產(chǎn)品的關(guān)鍵特性，能夠幫助用戶(hù)有效減少學(xué)習與時(shí)間成本，快速實(shí)現產(chǎn)品創(chuàng )新設計與應用?！?/p>

　RISC-V處理器

　　? 5級執行流水線(xiàn)

　　? 硬件乘法器– radix-2/radix-4/radix-16/radix-256/fast

　　? 硬件除法器

　　? 可選的分支預測機制

　　?靜態(tài)分支預測：

　　* 4-entry返回地址棧(RAS)

　　?動(dòng)態(tài)分支預測：

　　* 32/64/128/256-entry分支目標緩沖器(BTB)

　　* 256-entry分支歷史表

　　* 8-bit全局分支歷史

　　* 4-entry返回地址棧(RAS)

　　? 機器模式和可選的用戶(hù)模式

　　? 可選的性能監控器

　　RISC-V ISA –指令集體系結構

　　? RISC-V RV32I 基本整型指令集

　　? RISC-V RVC 壓縮指令的標準擴展

　　? RISC-V RVM 整數乘法除法的標準擴展

　　? 可選的RISC-V RVA 原子指令的標準擴展

　　內存子系統-基于FPGA內部Block RAM實(shí)現

　　? 指令&數據本地存儲器 4KiB至16MiB

　　? 內存子系統支持soft-error protection

　　? 保護方式：奇偶校驗或錯誤檢驗和校正(ECC)

　　? 自動(dòng)硬件錯誤校正

　　? 受保護的內存：

　　* 指令&數據緩存tag RAM和數據RAM

　　* 指令&數據本地存儲器

　　總線(xiàn)

　　? 接口協(xié)議

　　? 同步AHB(32-bit/64-bit數據位寬)

　　? 同步APB(32-bit/64-bit數據位寬)

　　Debug

　　? 支持RISC-V外部debug

　　? 可配置斷點(diǎn)數：2/4/8

　　? 基于A(yíng)HB接口的外部debug模塊

　　? 外部JTAG debug傳輸模塊IEEE Std 1149.1 4線(xiàn)JTAG接口

　　Trace

　　? 可選指令跟蹤

　　外設模塊

　　? 2個(gè)UART接口

　　? 2個(gè)SPI接口

　　? 可編程的定時(shí)器

　　? 1個(gè)32bit GPIO

　　? 1個(gè)I2C

　　? JTAG debug接口

　　? 時(shí)鐘生成器

　　? 復位生成器

　　? 系統管理單元

　　DK_DEV_GW2A55開(kāi)發(fā)板

　　DK_DEV_GW2A55開(kāi)發(fā)板包括一顆GW2A-55/18 FPGA芯片，具有低功耗、高性能、豐富的用戶(hù)邏輯資源等特點(diǎn)。開(kāi)發(fā)板包括接口通信模塊、控制模塊、存儲模塊、人機交互顯示模塊等。

　　· 接口通信模塊包括VGA接口、RS232接口、Ethernet接口、通用IO接口等。存儲模塊包括SRAM、FLASH、DDR2 SDRAM等。

　　· 人機交互顯示模塊包括4個(gè)按鍵、8個(gè)撥碼開(kāi)關(guān)、16個(gè)LED、1602字符點(diǎn)陣LCD、七段數碼管等。

　　高云晨熙家族GW2A FPGA器件具有最佳性?xún)r(jià)比優(yōu)勢，其以豐富的邏輯、高性能的DSP資源、高速的I/O接口、優(yōu)化的協(xié)同處理能力為基礎，能夠承擔密集的運算任務(wù)，且經(jīng)過(guò)巧妙的優(yōu)化后可作為嵌入式微處理器的主機，例如RISC-V微處理器軟核。同時(shí)晨熙家族作為業(yè)內首個(gè)內嵌SRAM的FPGA，能夠為用戶(hù)提供更多的可用I/O。

　　· GW2A-55 FPGA提供了55K用戶(hù)邏輯(LUT4)、2477K片上存儲空間、40個(gè)18位乘法器、6個(gè)PLL等資源，核心電壓為1.0V。

　　· GW2A-18 FPGA提供了18K用戶(hù)邏輯(LUT4)、871K片上存儲空間、48個(gè)18位乘法器、4個(gè)PLL等資源。核心電壓為1.0V。

　　· GW2AR-18 FPGA為GW2A-18的衍生款，在用戶(hù)邏輯之上還內嵌了SRRAM/DDR存儲器。