信號完整性（二）：接收端容性負載的反射

信號的接收端可能是集成芯片的一個(gè)引腳，也可能是其他元器件。不論接收端是什么，實(shí)際的器件的輸入端必然存在寄生電容，接受信號的芯片引腳和相鄰引腳之間有一定的寄生電容，和引腳相連的芯片內部的布線(xiàn)也會(huì )存在寄生電容，另外引腳和信號返回路徑之間也會(huì )存在寄生電容。

好復雜，這么多寄生電容!其實(shí)很簡(jiǎn)單，想想電容是什么?兩個(gè)金屬板，中間是某種絕緣介質(zhì)。這個(gè)定義中并沒(méi)有說(shuō)兩個(gè)金屬板是什么形狀的，芯片兩個(gè)相鄰引腳也可以看做是電容的兩個(gè)金屬板，中間介質(zhì)是空氣，不就是一個(gè)電容么。芯片引腳和PCB板內層的電源或地平面也是一對金屬板，中間介質(zhì)是PCB板的板材，常見(jiàn)的是FR4材料，也是一個(gè)電容。呵呵，搞來(lái)搞去，還是回到了最基礎的部分。高手不要笑，太簡(jiǎn)單了。不過(guò)確實(shí)很多人看到寄生電容就感到有點(diǎn)暈，理解不透，所以在這里嗦一下。

回到正題，下面研究一下信號終端的電容有什么影響。將模型簡(jiǎn)化，用一個(gè)分立電容元件代替所有寄生電容，如圖1所示。

我們考察B點(diǎn)電容的阻抗情況。電容的電流為：

隨著(zhù)電容的充電，電壓變化率逐漸減小(電路原理中的瞬態(tài)過(guò)程)，電容的充電電流也不斷減小。即電容的充電電流是隨時(shí)間變化的。

電容的阻抗為：

因此電容所表現出來(lái)的阻抗隨時(shí)間變化，不是恒定的。正是這種阻抗的變化特性決定了電容對信號影響的特殊性。如果信號上升時(shí)間小于電容的充電時(shí)間，最初電容兩端的電壓迅速上升，這時(shí)阻抗很小。隨著(zhù)電容充電，電壓變化率下降，充電電流減小，表現為阻抗明顯增大。充電時(shí)間無(wú)窮大時(shí)，電容相當于開(kāi)路，阻抗無(wú)窮大。

阻抗的變化必然影響信號的反射。在充電的開(kāi)始一段時(shí)間，阻抗很小，小于傳輸線(xiàn)的特性阻抗，將發(fā)生負反射，反射回源端A點(diǎn)的信號將產(chǎn)生下沖。隨著(zhù)電容阻抗的增加，反射逐漸過(guò)渡到正反射，A點(diǎn)的信號經(jīng)過(guò)一個(gè)下沖會(huì )逐漸升高，最終達到開(kāi)路電壓。

因此電容負載使源端信號產(chǎn)生局部電壓凹陷。精確波形和傳輸線(xiàn)的特性阻抗、電容量、信號上升時(shí)間有關(guān)。

對于接收端，很明顯，就是一個(gè)RC充電電路，不是很?chē)乐?，但是和?shí)際情況非常相似。電容兩端電壓，即B點(diǎn)電壓隨RC充電電路的時(shí)間常數呈指數增加(基本電路原理)。因此電容對接收端信號上升時(shí)間產(chǎn)生影響。

RC充電電路的時(shí)間常數為

這是B點(diǎn)電壓上升到電壓終值的即37%所需的時(shí)間。B點(diǎn)電壓10%~90%上升時(shí)間為

如果傳輸線(xiàn)特性阻抗為50歐姆，電容量10pF，則10~90充電時(shí)間為1.1ns。如果信號上升時(shí)間小于1.1ns，那么B點(diǎn)電壓上升時(shí)間主要由電容充電時(shí)間決定。如果信號上升時(shí)間大于1.1ns，末端電容器作用是使上升時(shí)間進(jìn)一步延長(cháng)，增加約1.1ns(實(shí)際應比這個(gè)值小)。圖2顯示了終端電容負載對驅動(dòng)端和接受端產(chǎn)生影響的示意圖，放在這里，讓大家能有個(gè)感性的認識。

至于信號上升時(shí)間增加的精確值是多少，對于電路設計來(lái)說(shuō)沒(méi)必要，只要定性的分析，有個(gè)大致的估算就可以了。因為計算再精確也沒(méi)實(shí)際意義，電路板的參數也不精確!對于設計者來(lái)說(shuō)，定性分析并了解影響，大致估算出影響在那個(gè)量級，能給電路設計提供指導就可以了，其他的事軟件來(lái)做吧。舉個(gè)例子，如果信號上升時(shí)間 1ns，電容使信號上升時(shí)間增加遠小于1ns，比如0.2 ns，那么這么一點(diǎn)點(diǎn)增加可能不會(huì )有什么影響。如果電容造成的上升時(shí)間增加很多，那可能就會(huì )對電路時(shí)序產(chǎn)生影響。那么多少算很多?看看電路的時(shí)序余量吧，這涉及到電路的時(shí)序分析和時(shí)序設計。

總之接收端電容負載的影響有兩點(diǎn)：

1、使源端(驅動(dòng)端)信號產(chǎn)生局部電壓凹陷。

2、接收端信號上升時(shí)間延長(cháng)。

在電路設計中這兩點(diǎn)都要考慮。

『本文轉載自網(wǎng)絡(luò ),版權歸原作者所有,如有侵權請聯(lián)系刪除』