去耦電容的選擇、容值計算和布局布線(xiàn)

電容的安裝方法

電容的擺放

對于電容的安裝，首先要提到的就是安裝距離。容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠，最外層放置容值最大的。但是，所有對該芯片去耦的電容都盡量靠近芯片。另外的一個(gè)原因是：如果去耦電容離IC電源引腳較遠，則布線(xiàn)阻抗將減小去耦電容的效力。

還有一點(diǎn)要注意，在放置時(shí)，最好均勻分布在芯片的四周，對每一個(gè)容值等級都要這樣。通常芯片在設計的時(shí)候就考慮到了電源和地引腳的排列位置，一般都是均勻分布在芯片的四個(gè)邊上的。因此，電壓擾動(dòng)在芯片的四周都存在，去耦也必須對整個(gè)芯片所在區域均勻去耦。

電容的安裝

在安裝電容時(shí)，要從焊盤(pán)拉出一小段引出線(xiàn)，然后通過(guò)過(guò)孔和電源平面連接，接地端也是同樣。放置過(guò)孔的基本原則就是讓這一環(huán)路面積最小，進(jìn)而使總的寄生電感最小。圖16顯示了幾種過(guò)孔放置方法。

第一種方法從焊盤(pán)引出很長(cháng)的引出線(xiàn)然后連接過(guò)孔，這會(huì )引入很大的寄生電感，一定要避免這樣做，這時(shí)最糟糕的安裝方式。

第二種方法在焊盤(pán)的兩個(gè)端點(diǎn)緊鄰焊盤(pán)打孔，比第一種方法路面積小得多，寄生電感也較小，可以接受。

第三種在焊盤(pán)側面打孔，進(jìn)一步減小了回路面積，寄生電感比第二種更小，是比較好的方法。

第四種在焊盤(pán)兩側都打孔，和第三種方法相比，相當于電容每一端都是通過(guò)過(guò)孔的并聯(lián)接入電源平面和地平面，比第三種寄生電感更小，只要空間允許，盡量用這種方法。

最后一種方法在焊盤(pán)上直接打孔，寄生電感最小，但是焊接是可能會(huì )出現問(wèn)題，是否使用要看加工能力和方式。

推薦使用第三種和第四種方法。

需要強調一點(diǎn)：有些工程師為了節省空間，有時(shí)讓多個(gè)電容使用公共過(guò)孔。任何情況下都不要這樣做。最好想辦法優(yōu)化電容組合的設計，減少電容數量。

由于印制線(xiàn)越寬，電感越小，從焊盤(pán)到過(guò)孔的引出線(xiàn)盡量加寬，如果可能，盡量和焊盤(pán)寬度相同。這樣即使是0402封裝的電容，你也可以使用20mil寬的引出線(xiàn)。引出線(xiàn)和過(guò)孔安裝如圖17所示，注意圖中的各種尺寸。

對于大尺寸的電容，比如板級濾波所用的鉭電容，推薦用圖18中的安裝方法。注意：小尺寸電容禁止在兩個(gè)焊盤(pán)間打孔，因為容易引起短路。

電容的去耦半徑

電容去耦的一個(gè)重要問(wèn)題是電容的去耦半徑。大多數資料中都會(huì )提到電容擺放要盡量靠近芯片，多數資料都是從減小回路電感的角度來(lái)談這個(gè)擺放距離問(wèn)題。確實(shí)，減小電感是一個(gè)重要原因，但是還有一個(gè)重要的原因大多數資料都沒(méi)有提及，那就是電容去耦半徑問(wèn)題。如果電容擺放離芯片過(guò)遠，超出了它的去耦半徑，電容將失去它的去耦的作用。

理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關(guān)系。當芯片對電流的需求發(fā)生變化時(shí)，會(huì )在電源平面的一個(gè)很小的局部區域內產(chǎn)生電壓擾動(dòng)，電容要補償這一電流(或電壓)，就必須先感知到這個(gè)電壓擾動(dòng)。信號在介質(zhì)中傳播需要一定的時(shí)間，因此從發(fā)生局部電壓擾動(dòng)到電容感知到這一擾動(dòng)之間有一個(gè)時(shí)間延遲。同樣，電容的補償電流到達擾動(dòng)區也需要一個(gè)延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

特定的電容，對與它自諧振頻率相同的噪聲補償效果最好，我們以這個(gè)頻率來(lái)衡量這種相位關(guān)系。設自諧振頻率為f，對應波長(cháng)為λ，補償電流表達式可寫(xiě)為：

其中，A是電流幅度，R為需要補償的區域到電容的距離，C為信號傳播速度。

當擾動(dòng)區到電容的距離達到λ/4時(shí)，補償電流的相位為π，和噪聲源相位剛好差180度，即完全反相。此時(shí)補償電流不再起作用，去耦作用失效，補償的能量無(wú)法及時(shí)送達。為了能有效傳遞補償能量，應使噪聲源和補償電流的相位差盡可能的小，最好是同相位的。距離越近，相位差越小，補償能量傳遞越多，如果距離為0，則補償能量百分之百傳遞到擾動(dòng)區。這就要求噪聲源距離電容盡可能的近，要遠小于λ/4。實(shí)際應用中，這一距離最好控制在λ/40-λ/50之間，這是一個(gè)經(jīng)驗數據。

例如：0.001uF陶瓷電容，如果安裝到電路板上后總的寄生電感為1.6nH，那么其安裝后的諧振頻率為125.8MHz，諧振周期為7.95ps。假設信號在電路板上的傳播速度為166ps/inch，則波長(cháng)為47.9英寸。電容去耦半徑為47.9/50=0.958英寸，大約等于2.4厘米。

本例中的電容只能對它周?chē)?.4厘米范圍內的電源噪聲進(jìn)行補償，即它的去耦半徑2.4厘米。不同的電容，諧振頻率不同，去耦半徑也不同。對于大電容，因為其諧振頻率很低，對應的波長(cháng)非常長(cháng)，因而去耦半徑很大，這也是為什么我們不太關(guān)注大電容在電路板上放置位置的原因。對于小電容，因去耦半徑很小，應盡可能的靠近需要去耦的芯片，這正是大多數資料上都會(huì )反復強調的，小電容要盡可能近的靠近芯片放置。

綜上所述，在選擇去耦電容時(shí)，需要考慮的因素有電容的ESR、ESL值，諧振頻率，布局時(shí)要注意根據IC電源引腳的數目和周?chē)季挚臻g決定去耦電容數目，根據去耦半徑?jīng)Q定具體的布局位置。