如何解決以太網(wǎng)故障？

　　從圖3和圖4可以看出，處理器與PHY端之間的數據信號出現信號完整性問(wèn)題-反射，均存在振鈴和過(guò)沖問(wèn)題，且過(guò)沖的幅值已超出芯片可接受范圍(芯片與處理器的以太網(wǎng)IO均為3.3V供電)，可能會(huì )導致IO口永久性的損壞，且易產(chǎn)生EMI問(wèn)題。

　　于是查看原理圖設計，發(fā)現信號線(xiàn)和控制線(xiàn)上均沒(méi)有串接電阻，同時(shí)PCB上單端信號線(xiàn)沒(méi)有做等長(cháng)和50Ω的阻抗，信號傳輸過(guò)程中感受到阻抗突變，導致信號產(chǎn)生反射，繼而產(chǎn)生過(guò)沖和振鈴現象。

　　4.以太網(wǎng)差分電路

　　差分電路的測試主要是通過(guò)物理層一致性測試，通過(guò)一致性測試評估差分信號的信號質(zhì)量。本次測試的目的是為了進(jìn)一步分析差分信號的設計是否滿(mǎn)足要求。測試結果如下：

　　圖7 物理層一致性測試結果

　　圖8以太網(wǎng)眼圖模板測試結果

　　從圖7和圖8可以看出，物理層一致性測試結果為Fail，測試不通過(guò)的項主要是以太網(wǎng)眼圖模板測試、負過(guò)沖測試、邊沿對稱(chēng)度測試。從圖8的測試結果可以看出，差分信號的幅值已經(jīng)超出標準值，已經(jīng)觸碰到眼圖模板。差分信號的幅值過(guò)大，可能是由于信號的反射導致。

　　變壓器是串聯(lián)在差分信號線(xiàn)上的用于隔離的器件，引腳就會(huì )產(chǎn)生寄生參數，也會(huì )產(chǎn)生阻抗突變，所以也是需要進(jìn)行考慮的一個(gè)方面。于是先排除變壓器的影響，通過(guò)更換一個(gè)不同型號的變壓器，輸出的結果并沒(méi)有太大的差別。繼續著(zhù)手分析傳輸線(xiàn)的阻抗。

　　PCB的阻抗又可以從兩方面進(jìn)行分析。一是走線(xiàn)的阻抗，二是信號線(xiàn)上的匹配電阻。

　　首先從PCB走線(xiàn)的阻抗進(jìn)行分析，以太網(wǎng)的差分信號是有差分100Ω阻抗要求，本次采用的是E5071C網(wǎng)絡(luò )分析儀進(jìn)行測試，測試結果如圖9所示：

　　圖9 差分信號PCB走線(xiàn)阻抗測試結果

　　從圖9看出，差分信號的PCB走線(xiàn)阻抗最大值為109Ω，最小值為100Ω，存在這個(gè)偏差的原因是在于差分信號線(xiàn)上的保護器件和匹配電阻，有器件必然就會(huì )產(chǎn)生焊盤(pán)，所以導致實(shí)測值與理論值偏差10Ω也是有可能的，由于在PCB設計階段要求差分信號的走線(xiàn)阻抗為100Ω，走線(xiàn)阻抗最大允許偏差±10%，所以實(shí)測基本能滿(mǎn)足設計要求。差分信號的阻抗基本符合要求，繼續進(jìn)行下一項分析。

　　其次從信號線(xiàn)上的匹配電阻進(jìn)行分析。由于百兆以太網(wǎng)的PHY芯片到變壓器之間的差分線(xiàn)上有一個(gè)49.9Ω的電阻進(jìn)行匹配走線(xiàn)，如圖10所示。同時(shí)隔離變壓器的中間抽頭具有“Bob Smith”終接，通過(guò)75Ω電阻和1000pF電容接到機殼地。然而查閱DP83848KSQ芯片的手冊，如圖11所示，提到匹配電阻有Layout要求：49.9Ω電阻和0.1uF退偶電容必須靠近PHY端放置。

　　圖10 DP83848KSQ芯片差分接口設計圖

　　圖11 DP83848KSQ芯片Layout指南

　　于是查看PCB布局，結果發(fā)現實(shí)際的布局將電阻電容放置在靠近變壓器的一側。手冊雖然沒(méi)有描述到該電阻放置錯誤會(huì )有什么影響，于是通過(guò)飛線(xiàn)的方法，把電阻電容放置在PHY端，再結合數據線(xiàn)和控制線(xiàn)的反射問(wèn)題，在信號線(xiàn)的源端串聯(lián)一個(gè)33Ω的電阻，檢查無(wú)誤后，上電進(jìn)行一致性測試，最終測試結果為Pass，測試結果如圖12、13所示，從圖12可以看出，整改后的眼圖模板測試比整改前的要好，各項測試數據也滿(mǎn)足要求。同時(shí)也進(jìn)行通信穩定性測試，最終通信測試48h后，以太網(wǎng)無(wú)掉線(xiàn)現象，同時(shí)丟包率為0%。

　　測試無(wú)誤后，重新進(jìn)行原理圖設計，在信號線(xiàn)和控制線(xiàn)上加入串阻。PCB設計方面，數據線(xiàn)做單端50Ω阻抗匹配，把49.9Ω的電阻和0.1uF電容靠近PHY端放置，差分信號線(xiàn)做100Ω阻抗。重新拿到樣機后進(jìn)行網(wǎng)絡(luò )通信，連續通信三天后無(wú)掉線(xiàn)現象，同時(shí)丟包率也滿(mǎn)足要求，問(wèn)題解決。整改后的PCB布局及走線(xiàn)如圖14、15、16所示。

　　圖12 整改后的以太網(wǎng)眼圖波形

　　圖13 整改后的以太網(wǎng)一致性測試結果

　　5.整改后的PCB布局及走線(xiàn)圖

　　圖14 整改后PHY端數據信號走線(xiàn)及端接電阻布局

　　圖15 整改后PHY與變壓器端的PCB布局圖

　　圖16 整改后變壓器與RJ45端的PCB布局圖

　　三、設計總結

　　在本次以太網(wǎng)通信異常問(wèn)題定位時(shí)，總結了以下幾點(diǎn)注意事項：

　　(1)PCB走線(xiàn)越短越好;

　　(2)以太網(wǎng)PHY和處理器端的數據線(xiàn)和控制線(xiàn)注意阻抗匹配，避免反射。因為信號在傳輸過(guò)程中感受到阻抗不匹配時(shí)，容易產(chǎn)生反射，同時(shí)驅動(dòng)能力過(guò)大時(shí)也會(huì )容易產(chǎn)生反射。在原理圖設計時(shí)，若無(wú)法預測PCB走線(xiàn)長(cháng)度，建議在信號線(xiàn)和控制線(xiàn)的源端串聯(lián)一個(gè)22~33Ω的小電阻，且信號線(xiàn)等長(cháng)和做單端50Ω阻抗處理;

　　(3)PHY端差分信號線(xiàn)上的49.9Ω匹配電阻根據手冊要求放置，盡量靠近PHY端放置;

　　(4)差分信號線(xiàn)需要做差分100Ω的阻抗，同層走線(xiàn)，建議采用4層板PCB;

　　(5)變壓器需靠近RJ45端放置;

　　(6)“Bob Smith”終接需靠近變壓器端放置。

　　成熟的以太網(wǎng)電路設計看似簡(jiǎn)單，但如何保證通信質(zhì)量，硬件設計也尤為重要。一個(gè)很小的降低成本的考慮，可能問(wèn)題就會(huì )在量產(chǎn)時(shí)被無(wú)限放大，最終面臨的是硬件改版、人力投入、成本增加、項目延期。在設計前期把這些問(wèn)題考慮進(jìn)去，就可以避免不必要的問(wèn)題發(fā)生。

　　圖 17 工業(yè)品質(zhì)的M1052跨界核心板