400G以太網(wǎng)里的PAM4技術(shù)是個(gè)什么東東？

簡(jiǎn)介

業(yè)界普遍認為，混合波束賦形(例如圖1所示)將是工作在微波和毫米波頻率的5G系統的首選架構。這種架構綜合運用數字(MIMO) 和模擬波束賦形來(lái)克服高路徑損耗并提高頻譜效率。如圖1所示，m個(gè)數據流的組合分割到n條RF路徑上以形成自由空間中的波束，故天線(xiàn)元件總數為乘積m × n。數字流可通過(guò)多種方式組合，既可利用高層MIMO將所有能量導向單個(gè)用戶(hù)，也可以利用多用戶(hù)MIMO支持多個(gè)用戶(hù)。

圖1. 混合波束賦形框圖

本文將考察一個(gè)簡(jiǎn)單的大規模天線(xiàn)陣列示例，借以探討毫米波無(wú)線(xiàn)電的最優(yōu)技術(shù)選擇?，F在深入查看毫米波系統無(wú)線(xiàn)電部分的框圖，我們看到一個(gè)經(jīng)典超外差結構完成微波信號到數字信號的變換， 然后連接到多路射頻信號處理路徑，這里主要是運用微波移相器和衰減器來(lái)實(shí)現波束賦形。

傳統上，毫米波系統是利用分立器件構建，導致其尺寸較大且成本較高。這樣的系統里面的器件使用CMOS、SiGe BiCMOS和GaAs等技術(shù)，使每個(gè)器件都能得到較優(yōu)的性能。例如，數據轉換器現在采用CMOS工藝開(kāi)發(fā)，使采樣速率達到GHz范圍。上下變頻和波束賦形功能可以在SiGe BiCMOS中有效實(shí)現。根據系統指標要求，可能需要基于GaAs功率放大器和低噪聲放大器，但如果SiGe BiCMOS能夠滿(mǎn)足要求，利用它將能實(shí)現較高的集成度。

對于5G毫米波系統，業(yè)界希望將微波器件安裝在天線(xiàn)基板背面，這要求微波芯片的集成度必須大大提高。例如，中心頻率為28 GHz的天線(xiàn)的半波陣子間距約為5 mm。頻率越高，此間距越小，芯片或封裝尺寸因而成為重要考慮因素。理想情況下，單波束的整個(gè)框圖都應當集成到單個(gè)IC中;實(shí)際情形中，至少應將上下變頻器和RF前端集成到單個(gè)RFIC中。集成度和工藝選擇在某種程度上是由應用決定的，在下面的示例分析中我們將體會(huì )到這一點(diǎn)。

示例分析：天線(xiàn)中心頻率為28 GHz，EIRP為60 dBm

此分析考慮一個(gè)典型基站天線(xiàn)系統，EIRP要求為60 dBm。使用如下假設條件：

天線(xiàn)陣子增益 = 6 dBi(瞄準線(xiàn))

波形PAPR = 10 dB(采用QAM的OFDM)

P1dB時(shí)的功率放大器PAE = 30%

發(fā)射/接收開(kāi)關(guān)損耗 = 2 dB

發(fā)射/接收占空比 = 70%/30%

數據流 = 8

各電路模塊的功耗基于現有技術(shù)。

該模型以8個(gè)數據流為基礎來(lái)構建，連接到不同數量的RF鏈。模型中的天線(xiàn)數量以8的倍數擴大，最多512個(gè)元件。

圖2顯示了功率放大器線(xiàn)性度隨著(zhù)天線(xiàn)增益提高而變化的情況。注意：由于開(kāi)關(guān)損耗，放大器的輸出功率要比提供給天線(xiàn)的功率高2 dB。當給天線(xiàn)增加元件時(shí)，方向性增益隨著(zhù)X軸對數值提高而線(xiàn)性提高，因此，各放大器的功耗要求降低。

為了便于說(shuō)明，我們在曲線(xiàn)上疊加了技術(shù)圖，指示哪種技術(shù)對不同范圍的天線(xiàn)元件數量最佳。注意：不同技術(shù)之間存在重疊，這是因為每種技術(shù)都有一個(gè)適用的值范圍。另外，根據工藝和電路設計實(shí)踐，具體技術(shù)可以實(shí)現的性能也有一個(gè)范圍。元件非常少時(shí)，各鏈需要高功率PA(GaN和GaAs)，但當元件數量超過(guò)200時(shí)，P1dB降到20 dBm以下，處于硅工藝可以滿(mǎn)足的范圍。當元件數量超過(guò)500時(shí)，PA性能處于當前CMOS技術(shù)就能實(shí)現的范圍。

圖2. 天線(xiàn)增益與功率放大器輸出水平要求的關(guān)系

現在考慮元件增加時(shí)天線(xiàn)Tx系統的功耗，如圖3所示。同預期一樣，功耗與天線(xiàn)增益成反比關(guān)系，但有一個(gè)限值。超過(guò)數百元件時(shí)，PA的功耗不再占主導地位，導致效益遞減。

圖3. 天線(xiàn)增益與天線(xiàn)Tx部分直流功耗的關(guān)系

整個(gè)系統的功耗如圖4所示(包括發(fā)射機和接收機)。同預期一樣，接收機的功耗隨著(zhù)RF鏈的增加而線(xiàn)性提高。若將不斷下降的Tx功耗曲線(xiàn)疊加在不斷上升的Rx功耗曲線(xiàn)上，我們會(huì )觀(guān)察到一個(gè)最低功耗區域。

本例中，最低值出現在大約128個(gè)元件時(shí)?；仡檲D2給出的技術(shù)圖，要利用128個(gè)元件實(shí)現60 dBm的EIRP，最佳PA技術(shù)是GaAs。

雖然使用GaAs PA可以實(shí)現最低的天線(xiàn)功耗和60 dBm EIRP，但這可能無(wú)法滿(mǎn)足系統設計的全部要求。前面提到，很多情況下要求將RFIC放在天線(xiàn)元件的λ/2間距以?xún)?。使用GaAs發(fā)射/接收模塊可提供所需的性能，但不滿(mǎn)足尺寸約束條件。為了利用GaAs發(fā)射/接收模塊，需要采用其他封裝和布線(xiàn)方案。

優(yōu)先選擇可能是增加天線(xiàn)元件數量以使用集成到RFIC中的SiGe BiCMOS功率放大器。圖4顯示，若將元件數量加倍，達到約256時(shí)，SiGe放大器便能滿(mǎn)足輸出功率要求。功耗的增幅很小，而且可以把SiGe BiCMOS RFIC放到天線(xiàn)元件 (28 GHz) 的λ/2間距以?xún)取?/p>

將這一做法擴展到CMOS，我們發(fā)現CMOS也能實(shí)現整體60 dBm EIRP，但從技術(shù)圖看，元件數量還要加倍。因此，這種方案會(huì )導致尺寸和功耗增加，考慮到電流技術(shù)限制，CMOS方法不是可行的選擇。

圖4. 整個(gè)天線(xiàn)陣列的直流功耗與天線(xiàn)增益的關(guān)系

我們的分析表明：同時(shí)考慮功耗和集成尺寸的話(huà)，當前實(shí)現60dBm EIRP天線(xiàn)的最佳方案是將SiGe BiCMOS技術(shù)集成到RFIC中。然而，如果考慮將更低功耗的天線(xiàn)用于CPE，那么CMOS當然是可行的方案。

這一分析是基于當前可用技術(shù)，但毫米波硅工藝和設計技術(shù)正在取得重大進(jìn)步。我們預計未來(lái)的硅工藝會(huì )有更好的能效和更高的輸出功率能力，將能實(shí)現更小的尺寸并進(jìn)一步優(yōu)化天線(xiàn)尺寸。

隨著(zhù)5G的到來(lái)日益臨近，設計人員將持續遇到挑戰。為毫米波無(wú)線(xiàn)電應用確定最佳技術(shù)方案時(shí)，考慮信號鏈的所有方面和不同IC工藝的各種優(yōu)勢是有益的。隨著(zhù)5G生態(tài)系統不斷發(fā)展，ADI公司依托獨有的比特到毫米波能力，致力于為客戶(hù)提供廣泛的技術(shù)組合(包括各種電路設計工藝)和系統化方法。