高性能ZVS降壓穩壓器消除在寬輸入范圍負載點(diǎn)應用中提高功率吞吐量的障礙

作者/C.R.Swartz Vicor 公司 Picor 半導體解決方案首席工程師

　　當前具有更高整體效率的電子系統需要更高的功率密度，這為非隔離負載點(diǎn)穩壓器(niPOL) 帶來(lái)了大量變革。為了提高整體系統效率，設計人員選擇避免多級轉換，以獲得他們所需要的穩壓負載點(diǎn)電壓。這就意味著(zhù)niPOL需要支持更高的工作輸入電壓，提供更高的轉換率。除此之外，niPOL還需要在保持最高效率的同時(shí)，繼續縮小電源解決方案的總體尺寸。而且隨著(zhù)產(chǎn)品性能的提升，niPOL的功率需求會(huì )進(jìn)一步提高。

　　電源行業(yè)通過(guò)對niPOL進(jìn)行多項技術(shù)升級來(lái)應對這一挑戰。過(guò)去幾年，行業(yè)已經(jīng)看到器件封裝、半導體集成和MOSFET技術(shù)的顯著(zhù)進(jìn)步，這帶來(lái)了高度集成的緊湊解決方案。雖然這些解決方案在有限的電壓范圍內工作良好，但在10:1或12:1的適度降壓比例下，效率與功率輸出會(huì )略有下降，而在寬或超寬輸入范圍內、在降比接近36:1的情況下，其性能會(huì )大幅下降。

　　在過(guò)去幾年對niPOL的各種改變中，對電源鏈拓撲本身的改變最少。顯然，我們不僅看到了電流模式控制、仿真電流模式控制和數字控制等各種控制拓撲，而且還看到了同步整流和自適應驅動(dòng)器等功率級的改進(jìn)。這些技術(shù)帶來(lái)了持續的改進(jìn)和/或額外的設計復雜性。

　　硬開(kāi)關(guān)降壓穩壓器拓撲本身極大地制約了寬動(dòng)態(tài)工作范圍內功率密度的改進(jìn)。為了縮小電源系統的尺寸，您必須縮小其重要元件的尺寸。實(shí)現這一目標的最佳途徑就是提高開(kāi)關(guān)頻率，但這有難度。在使用硬開(kāi)關(guān)技術(shù)的情況下提高開(kāi)關(guān)頻率，就像增大漏水大壩的規模一樣。這其中有3項根本性的挑戰：

　　1.硬開(kāi)關(guān)：由于高電壓加在主高側開(kāi)關(guān)上，瞬間流過(guò)大電流所產(chǎn)生的與工作頻率以及工作電壓相關(guān)的開(kāi)關(guān)損耗是寬動(dòng)態(tài)范圍內工作的直接障礙。具有更優(yōu)異開(kāi)關(guān)速率品質(zhì)因數(FOM)的新一代 MOSFET 技術(shù)應支持更快開(kāi)關(guān)?？焖匍_(kāi)關(guān)有著(zhù)其自己的問(wèn)題;硬開(kāi)關(guān)(甚至快速開(kāi)關(guān))往往會(huì )帶來(lái)開(kāi)關(guān)節點(diǎn)的尖峰及振鈴以及必須解決的 EMI 和柵極驅動(dòng)器的可靠性問(wèn)題。這些問(wèn)題在更高電壓及頻率下會(huì )被放大，使得更快開(kāi)關(guān)技術(shù)在需要更高電壓或頻率的更寬工作范圍內優(yōu)勢大減。

　　2.體二極管傳導：同步開(kāi)關(guān)體二極管傳導不利于高效率，會(huì )限制開(kāi)關(guān)頻率的最高水平。在高側開(kāi)關(guān)開(kāi)啟前和同步 MOSFET 關(guān)斷后，同步開(kāi)關(guān)體二極管一般具有一些傳導時(shí)間。

　　3.柵極驅動(dòng)損耗：在高頻率下開(kāi)關(guān) MOSFET，會(huì )導致更高的柵極驅動(dòng)損耗。

　　1仿真模型

　　圖 1 是典型常規降壓拓撲的示意圖以及相關(guān)寄生電感。這些電感可能存在于MOSFET寄生電感和/或PCB線(xiàn)跡本身的集總寄生電感中。為了以圖形方式顯示該拓撲在較高頻率應用中使用時(shí)的制約因數，使用業(yè)界最佳的MOSFET(以及制造商的SPICE模型)構建仿真模型。

　　圖 1常規降壓拓撲

　　假定轉換器設計工作輸入電壓為36 V，并在8 A滿(mǎn)負載電流下降壓至12 V。仿真分別使用2 μH電感和1 μH電感在650 kHz和1.3MHz下運行。MOSFEET的導通電阻為10 mohm。4個(gè)寄生電感針對Lsh設置為300 pH，而針對其它電感值則設置為100pH。寄生值主要根據與電源系統級封裝(PSiP)電源設計概念有關(guān)的可用封裝技術(shù)及布局方法確定。柵極驅動(dòng)器使用4 ohm源極電阻最小化響聲，使用1 ohm汲極電阻為高側驅動(dòng)器實(shí)現更快的關(guān)閉，而在這兩種情況下，則為低側驅動(dòng)器使用1 ohm源極及汲極電阻。

　　2硬開(kāi)關(guān)

　　圖2是高側MOSFET Q1相對于VS節點(diǎn)電壓及電流波形(Q1(綠色)、Q2(紅色)和輸出電感 Lout(藍色))的瞬態(tài)功耗的仿真結果。

　　圖2 650 kHz仿真(500 ns/div)

　　仿真結果說(shuō)明開(kāi)啟損耗極高，關(guān)斷損耗相對較低。兩者之間是MOSFET RDS(on)主導的損耗，非常低。過(guò)去幾年，MOSFET RDS(on)得到了顯著(zhù)改善。在大部分當前設計中，傳導損耗很低，更容易管理。在整個(gè)開(kāi)關(guān)周期綜合瞬態(tài)功耗時(shí)發(fā)現，高側MOSFEET在650kHz下的平均功耗為1.5 W，其中 0.24 W為傳導損耗、0.213 W為關(guān)斷損耗、1.047 W為開(kāi)啟損耗?？倱p耗的主要來(lái)源是Q1開(kāi)啟損耗。

　　圖3是高側MOSFET Q1開(kāi)啟(包括開(kāi)啟前沿部分)前的快照。低側MOSFET Q2的關(guān)斷和Q1的開(kāi)啟之間有30 ns的死區時(shí)間。這一死區時(shí)間的作用是確保開(kāi)啟時(shí)不會(huì )發(fā)生MOSFET的交叉傳導。因此，體二極管必須必須在死區時(shí)間內向電感續流。Q2的體二極管這段時(shí)間為正向偏置，電荷貯存在二極管的PN結中。在二極管能阻止反向電壓之前，必須清空該電荷。這個(gè)過(guò)程被稱(chēng)為反向恢復。

　　在圖3中，Q1的漏-源電壓極高，接近VIN(受布局的寄生電感影響)，同時(shí)也有極大電流流入Q2的體二極管。Q1必須消耗Q2體二極管的反向恢復電荷，同時(shí)還暴露在幾乎全部輸入電壓下，因此峰值功率極大。高側MOSFET源極電感Lsh對這一狀況幫助不大。開(kāi)啟時(shí)，因其間的反向恢復電流壓降，該電感會(huì )從MOSFET帶走柵極驅動(dòng)。該壓降處于錯誤的方向，使得源電壓相對于柵極電壓有所上升，而此時(shí)驅動(dòng)器正在努力克服開(kāi)啟的米勒效應。這會(huì )導致在米勒區更長(cháng)的時(shí)間周期以及高側MOSFET及驅動(dòng)器更高的功耗。因此，在Q2體二極管恢復并能阻止電壓之前，高側MOSFET無(wú)法進(jìn)入低電阻區。在峰值恢復電流達到其最大值后的復合時(shí)間內，Q2的體二極管同時(shí)承受著(zhù)反向電流及反向電壓，因此其中會(huì )有功耗。在復合完成后，體二級管中就沒(méi)有功耗了。

　　圖3 650 kHz仿真20 ns/div反向恢復效果

　　加速柵極驅動(dòng)可輕微降低高側MOSFET中的功耗。不過(guò)加速柵極驅動(dòng)，Q1會(huì )以更快速度通過(guò)線(xiàn)性區，這會(huì )通過(guò)注入更大反向恢復電流，讓Q2的體二極管更快反向恢復。由于寄生電感中貯存有能量，這會(huì )使VS節點(diǎn)更快上升。圖4是我們650kHz仿真的柵極驅動(dòng)以及Lsh從200 pH增大到500 pH對Q1驅動(dòng)的影響。(注意：在 VS 上升的過(guò)程中，Q2 上會(huì )出現凸塊。)因Q2的米勒電容和VS節點(diǎn)的dv/dt問(wèn)題，該凸塊會(huì )Q2的柵極驅動(dòng)器耦合。不難想象加速Q1驅動(dòng)的影響。更快的dv/dt不僅會(huì )在Q2的柵極上造成更大凸塊，而且還會(huì )帶來(lái)更大的響聲。如果Q2是支持低柵極閾值的低壓器件，Q2可能回導通，導致周期性交叉傳導。這一交叉傳導可能具有破壞性，也可能沒(méi)有，但肯定會(huì )降低效率。此外，寄生電感中貯存的較大能量還可能會(huì )導致MOSFET上的電壓過(guò)高，甚至可能需要掐斷耗散。

　　圖4 將Lsh提升至500 pH，對650 kHz仿真20 ns/div柵極驅動(dòng)的影響

　　3更高頻的工作

　　接下來(lái)使用較小的輸出電感器，在兩倍開(kāi)關(guān)頻率下再度運行常規降壓仿真模型，以維持基本不變的峰值電流。對模型不做其它修改。1.3 MHz時(shí)，高側MOSFET的總仿真損耗增大至2.73 W。

　　與650 kHz仿真相比，開(kāi)關(guān)損耗均提高1倍。Q1中的RMS開(kāi)關(guān)電流保持不變，因此傳導損耗沒(méi)有發(fā)生很大的變化。

　　如果只考慮Q1中的損耗，開(kāi)關(guān)頻率提高1倍會(huì )導致至少1.2%的效率降低。如果轉換比例更大，對效率的影響還會(huì )大幅增加。這些結果說(shuō)明，這并不是縮小尺寸、提高功率的最好方法。要縮小電源解決方案的尺寸并仍然提供有意義的輸出功率能力，必須解決開(kāi)關(guān)損耗問(wèn)題，實(shí)現更高的開(kāi)關(guān)頻率。

　　4 ZVS 拓撲

　　圖5是ZVS降壓拓撲的原理圖。從原理圖上看，除了在輸出電感器上跨接一個(gè)額外的鉗位開(kāi)關(guān)外，它與常規降壓穩壓器完全相同。增加鉗位開(kāi)關(guān)的目的是讓輸出電感器中貯存的能量能夠用于執行零電壓開(kāi)關(guān)。

　　圖5 ZVS降壓拓撲

　　圖6 ZVS降壓時(shí)序示意圖

　　ZVS降壓拓撲基本有三大狀態(tài)，它們被定義為Q1導通階段、Q2導通階段和鉗位階段。要了解零電壓開(kāi)關(guān)的工作原理，您必須假定在諧振過(guò)渡后Q1在近乎零電壓下開(kāi)啟。在D-S電壓接近零時(shí)，Q1在零電流下開(kāi)啟。MOSFET和輸出電感器中的電流會(huì )慢慢升高，直至由Q1導通時(shí)間、電感器間電壓和電感器值共同決定的峰值電流。在Q1導通階段，電能存儲在輸出電感器中，而電荷則提供給輸出電容器。標黃的區域顯示的是對應于Q1導通階段的等效電路及電流。在Q1導通階段，Q1的功耗由MOSFET導通電阻主導，開(kāi)關(guān)損耗近可忽略。

　　接下來(lái)，在不足10 ns的極短體二極管導通時(shí)間后，Q1會(huì )迅速關(guān)斷。該體二極管傳導時(shí)間所增加的功耗可以忽略。在體二極管電流換向時(shí)，Q1會(huì )發(fā)生與峰值電感器電流成比例的關(guān)斷損耗。接著(zhù)Q2會(huì )開(kāi)啟，而且貯存在輸出電感器中的能量會(huì )提供給負載和輸出電容器。在電感器電流下降到零時(shí)，同步MOSFETQ2會(huì )保持導通，直至將一些能量存儲在輸出電容器的輸出電感器中為止。這表現為電感器電流略變?yōu)樨?。Q2導通階段及等效電路會(huì )出現在藍色陰影區。

　　在控制器確定電感器中貯存有足夠的能量后，同步MOSFET會(huì )關(guān)斷，鉗位開(kāi)關(guān)會(huì )開(kāi)啟，從而會(huì )將VS節點(diǎn)鉗至VOUT。鉗位開(kāi)關(guān)不僅可將輸出電感器電流與輸出隔離開(kāi)來(lái)，同時(shí)還能夠近乎無(wú)損耗地以電流方式循環(huán)貯存的能量。在鉗位時(shí)間段里(極短)，輸出由輸出電容器提供。

　　在鉗位階段結束時(shí)，鉗位開(kāi)關(guān)斷開(kāi)。輸出電感器中存儲的能量會(huì )與Q1及Q2輸出電容的并行組合諧振，導致VS節點(diǎn)電壓諧振到VIN的幅值。這種振鈴會(huì )為Q1的寄生輸出電容放電，減少Q2的寄生米勒電荷并為Q2的寄生輸出電容充電。這允許Q1在VS節點(diǎn)接近VIN時(shí)，無(wú)損開(kāi)啟。包括諧振過(guò)渡和等效電路在內的鉗位工作階段顯示為綠色區域。這里需要指出的是，當鉗位開(kāi)關(guān)導通時(shí)，電流按粉色電流環(huán)路循環(huán);當鉗位開(kāi)關(guān)斷開(kāi)時(shí)，電流則按紅色箭頭流動(dòng)。

　　這一拓撲采用多種重要方式解決了之前所述的局限性問(wèn)題：

　　1.只要有鉗位階段，就沒(méi)有在高側MOSFET開(kāi)啟前需要高反向恢復電流的體二極管導通。

　　2.開(kāi)啟損耗基本完全消除。

　　3.高側MOSFET柵極驅動(dòng)不受寄生電感Lsh的影響。由于ZVS的作用以及無(wú)開(kāi)啟電流沖擊，高側MOSFET開(kāi)啟時(shí)消除了米勒效應。這有助于縮小高側柵極驅動(dòng)器的尺寸，并減少功耗。高側MOSFET的開(kāi)啟速度不必特別快，可實(shí)現平穩的波形和更低的噪聲。

　　5比較仿真

　　圖7是使用之前寄生電感值的ZVS降壓拓撲的原理圖。仿真仍然運行相同的36 V至12 V穩壓器(工作電流為8 A，頻率為1.3 MHz)，以便將高側MOSFET的功耗與之前設計進(jìn)行比較。ZVS降壓使用230 nH電感器和與之前仿真相同的MOSFET及柵極驅動(dòng)器特征。

　　圖7帶寄生電感的ZVS降壓

　　圖8是工作頻率為1.3 MHz的ZVS降壓拓撲的仿真結果以及相對應的高側MOSFETQ1的瞬態(tài)功率曲線(xiàn)。含開(kāi)關(guān)損耗及傳導損耗的平均功耗在高側MOSFET中為1.33 W，甚至低于工作在一半開(kāi)關(guān)頻率下并使用較大電感器的常規穩壓器。在兩種設計都以1.3 MHz仿真時(shí)，高側MOSFET的功耗降低更加明顯，即1.37 W。從圖8的功耗曲線(xiàn)可以看出，開(kāi)啟損耗近乎為零，開(kāi)啟時(shí)Q1中沒(méi)有大電流尖峰。在Q1開(kāi)啟前沒(méi)有體二極管傳導，沒(méi)有反向恢復效應，包括Q2體二極管中的反向恢復損耗。

　　該圖是諧振過(guò)渡ZVS功能，包括MOSFET(Q1和Q2)輸出電容(與Lout有響聲)的并行組合。而且還可以看到，Q1的開(kāi)啟并非準確地發(fā)生在零電壓位置上。使用Q1兩端一些殘余的電壓開(kāi)關(guān)它，一般可實(shí)現最佳整體效率，從而可減少鉗位階段需要循環(huán)的存儲能量的數量。需要做出綜合權衡，看是要最小化與鉗位階段有關(guān)的損耗，還是要通過(guò)在確切零電壓下開(kāi)關(guān)Q1來(lái)實(shí)現省電。柵極驅動(dòng)器開(kāi)啟損耗還因去除ZVS功能所致的米勒電荷而降低。驅動(dòng)器不必為Q1的G-D電容放電，因此高側驅動(dòng)器中的損耗會(huì )降低。此外，高側驅動(dòng)器不必在開(kāi)啟時(shí)與寄生電感Lsh對抗，因為該驅動(dòng)器在開(kāi)啟時(shí)提供較少的電荷，而且Lsh中沒(méi)有存儲能源的大電流沖擊。

　　圖8 ZVS降壓仿真波形

　　圖9是在24VIN至2.5VOUT(9.6:1)10A設計中，電流同類(lèi)競爭硬開(kāi)關(guān)解決方案與ZVS降壓拓撲之間的性能差異。滿(mǎn)負載效率差異接近6.5%(輕負載效率也有明顯差異)，因此9 A測量點(diǎn)上功耗降幅超過(guò)52%。

　　圖9 ZVS 降壓 9.6:1步降24 V～2.5　V(10 A 時(shí))性能與同類(lèi)競爭解決方案的比較

　　6其它優(yōu)勢

　　基于ZVS降壓拓撲與Picor的高性能硅芯片控制器架構的集成，開(kāi)發(fā)出了PI33XX系列寬輸入范圍DC-DC穩壓器。該DC-DC解決方案由10 mm x 14 mm SiP構成，包含只需外加一顆款輸出電感器和幾顆陶瓷電容器便能形成完整電源系統的所有電路。高開(kāi)關(guān)頻率允許使用極小的電感器。整個(gè)解決方案不僅尺寸(25 mm x 21.5 mm)小于同類(lèi)競爭集成解決方案，同時(shí)還能以98%的峰值效率提供高達120 W的輸出功率。PI33XX的最短導通時(shí)間是20 ns，從36 V輸入向10 A負載點(diǎn)提供1 V輸出，不僅效率超過(guò)86%，而且在從1 V到15 V的整個(gè)輸出電壓范圍內，輸出電流沒(méi)有任何減少。

　　高級硅芯片與ZVS降壓拓撲的完美結合，除帶來(lái)寬輸入范圍和高效率外，還可帶來(lái)一些其它優(yōu)勢。因為ZVS拓撲對控制增益斜率為-1、相移為90度的輸出傳輸功能具有與生俱來(lái)的穩定性，在高頻率開(kāi)關(guān)的協(xié)助下，可實(shí)現帶寬極大的反饋環(huán)路。PI33XX無(wú)需外部補償(盡管可以添加一些)。閉環(huán)交叉頻率一般為100 kHz，有55度相位裕度和20 dB的增益裕度。高閉環(huán)增益和小輸出電感器允許閉環(huán)輸出阻抗在寬頻率范圍內為低。這會(huì )導致極快的瞬態(tài)響應，在使用適度陶瓷輸出電容值時(shí)恢復時(shí)間在20至30 μs之間，不需要其它大型存儲電容器輔助。極為精確的輸入前饋方法有助于誤差放大器輸出電壓準確反映輸出負載需求。這有助于執行極為簡(jiǎn)單的電流共享方法，通過(guò)并聯(lián)Si增大輸出功率。只需單獨連接每個(gè)PI33XX誤差放大器，便可準確并聯(lián)均流。如果用戶(hù)希望各個(gè)單元彼此追蹤、一起同步，也可進(jìn)行更多連接。

　　使用交錯方式并聯(lián)多達6個(gè)類(lèi)似模型，既可同步PI33XX。PI33XX具有近乎理想的同步整流器驅動(dòng)，允許高側MOSFET關(guān)斷與同步MOSFET開(kāi)啟間不到10納秒的體二極管換向時(shí)間。這有助于降低高側MOSFET的關(guān)斷損耗和體二極管的傳導損耗。除了高負載下的高效率優(yōu)勢外，PI33XX還使用極高效率的偏置系統和脈沖跳頻模式，可實(shí)現優(yōu)異的輕負載效率。見(jiàn)圖9。

　　7靈活性

　　使用零電壓開(kāi)關(guān)的高性能硅芯片控制器架構能應用于升壓拓撲及升降壓拓撲等其它拓撲，只需重新排列電源開(kāi)關(guān)，就能實(shí)現類(lèi)似的優(yōu)勢。事實(shí)上，這將在高效率及更高輸入電壓下實(shí)現電源轉換的任意組合，同時(shí)還可提供低開(kāi)關(guān)損耗、高功率吞吐量并縮小解決方案尺寸。

　　8結論

　　ZVS降壓拓撲可作為一種在不降低功率吞吐量的情況下縮小所需尺寸的方法。所介紹的名為PI33XX的新產(chǎn)品，不僅使用Picor高性能硅芯片控制器架構，而且還包含在高功率吞吐量和高效率下實(shí)現寬輸入范圍(8～36 V)至各項輸出(1、2.5、3.3、5、12和15V等)所需的各種特性。另外，相同的高性能硅芯片控制器架構也能用于一般使用升壓或升降壓拓撲完成的硬開(kāi)關(guān)應用，這可顯著(zhù)提高功率吞吐量和功率密度。