在使用負載開(kāi)關(guān)時(shí)，時(shí)序決定一切！

　　對于一個(gè)終端用戶(hù)來(lái)說(shuō)，打開(kāi)一個(gè)電子設備很簡(jiǎn)單；只需按下按鈕就可以了。然而，需要花費大量的精力來(lái)創(chuàng )建一個(gè)平滑順暢的加電體驗。系統接通的過(guò)快將會(huì )導致由不可控的涌入電流大尖峰所引起的電源故障。對于那些基于微處理器或FPGA的應用來(lái)說(shuō)，正確的運行需要特定的電源軌排序。有時(shí)候，在啟用下游電路之前，最好讓特定的子系統加電。使用負載開(kāi)關(guān)來(lái)管理電源排序可以更輕松地為終端用戶(hù)提供平滑順暢的加電體驗。

　　在大多數系統中，在一個(gè)設計中遍布著(zhù)電容器，以確保不會(huì )出現電源軌壓降。在最開(kāi)始加電時(shí)，為這些電容器充電會(huì )導致涌入電流；而這個(gè)涌入電流會(huì )超過(guò)下游電路的最大電流額定值。如果聽(tīng)之任之，這會(huì )使得電壓軌處于穩壓之外，從而使系統進(jìn)入不利的狀態(tài)。不對涌入電流進(jìn)行檢查和限制也會(huì )損壞電路板連接器和電路板跡線(xiàn)，這是因為涌入電流超過(guò)了它們的承載能力。為了管理涌入電流，施加到電容負載上的電壓需要具有一個(gè)受控的上升時(shí)間。所有德州儀器 （TI） 負載開(kāi)關(guān)都具有一個(gè)集成軟啟動(dòng)，而某些器件甚至提供針對變化電容負載的可調上升時(shí)間。圖1顯示的是這個(gè)集成軟啟動(dòng)。

　　圖1：一個(gè)為系統負載提供受控上升時(shí)間的負載開(kāi)關(guān)

　　在電源和電容負載之間放置一個(gè)負載開(kāi)關(guān)能夠極大地降低接通/啟用負載時(shí)的涌入電流。很多處理器和FPGA具有非常明確的電源排序要求，以及一個(gè)特定的電源軌接通順序。負載開(kāi)關(guān)使滿(mǎn)足電源排序要求變得更加簡(jiǎn)單，從而實(shí)現針對每個(gè)電源軌的負載點(diǎn)控制。那么，為每個(gè)電源軌供電就簡(jiǎn)單到只需將正確的GPIO信號發(fā)送給正確的負載開(kāi)關(guān)。圖2顯示了這個(gè)概念。

　　圖2：為每個(gè)負載使用單獨GPIO的電源排序

　　某些負載開(kāi)關(guān)甚至具有一個(gè)電源正常 （PG） 信號；這個(gè)信號表示輸出何時(shí)完全接通。通過(guò)將PG信號接至序列中下一個(gè)負載開(kāi)關(guān)的啟用引腳，對于所有電源軌來(lái)說(shuō)，電源排序就只需要一個(gè)GPIO信號了。圖3顯示了這個(gè)配置。

　　圖3：無(wú)需GPIO信號的電源排序

　　負載開(kāi)關(guān)對于系統斷電同樣有效。負載開(kāi)關(guān)的下降時(shí)間由輸出負載對其電容的放電速度決定。為了加快這個(gè)放電過(guò)程，并且確保一個(gè)0V狀態(tài)，某些負載開(kāi)關(guān)具有一個(gè)快速輸出放電 （QOD） 特性，如圖4所示，這個(gè)特性通過(guò)一個(gè)內部電阻將輸出放電至接地電平。

　　圖4：一個(gè)支持QOD的負載開(kāi)關(guān)

　　不論系統是加電還是放電，負載開(kāi)關(guān)都能使時(shí)序和排序要求簡(jiǎn)單到按下一個(gè)按鈕即可完成。