從直流到寬帶的高速模擬信號鏈設計

　　目前，在轉換器領(lǐng)域風(fēng)頭正盛的是GSPS ADC—也稱(chēng)RF ADC。憑借市場(chǎng)上采樣速率如此高的轉換器，奈奎斯特頻率與五年前相比提高了10倍。關(guān)于使用RF ADC的優(yōu)勢，以及如何使用它們進(jìn)行設計并以如此高的速率捕獲數據，人們進(jìn)行了大量的討論。感謝JESD204x聯(lián)盟。但是人們似乎忘了一件事情，即低直流信號。

　　高性能模數轉換器（ADC）之前的輸入配置或者前端設計，對于實(shí)現所需的系統性能非常關(guān)鍵。通常重點(diǎn)在于捕獲寬帶頻率，例如大于1 GHz的寬帶頻率。然而，在某些應用中，也需要直流或近直流信號，并且受到最終用戶(hù)的歡迎，因為它們也可以傳輸重要信息。因此，通過(guò)優(yōu)化整體前端設計來(lái)捕獲直流和寬帶信號需要直流耦合前端，該直流耦合前端一直連接到高速轉換器。

　　考慮到應用的本質(zhì)，將需要開(kāi)發(fā)一個(gè)有源前端設計，因為用于將信號耦合到轉換器的無(wú)源前端和巴倫本身就已交流耦合。本文以實(shí)際系統解決方案為例，概述了共模信號的重要性，以及如何正確對放大器前端進(jìn)行電平轉換。

　　共模：概述

　　由于對共模參數及其與設備之間的關(guān)聯(lián)缺乏了解，客戶(hù)仍然會(huì )提出許多技術(shù)支持問(wèn)題。ADC數據表指定了模擬輸入的共模電壓要求。關(guān)于這方面沒(méi)有太多詳細信息，但為了以滿(mǎn)量程實(shí)現額定ADC性能，必須保持適當的前端偏置。

　　集成緩沖器的ADC通常具有內部偏置共模（CM）電平，此電平是電源的一半加上二極管壓降（AVDD/2 + 0.7 V）。不需要外部電路對此電路進(jìn)行偏置，但必須保持共模電平才能正確使用轉換器。對于無(wú)緩沖的（開(kāi)關(guān)電容輸入）轉換器，共模偏置通常是模擬電源的一半，即AVDD/2?？赏ㄟ^(guò)多種方式由外部提供。部分轉換器具有一個(gè)專(zhuān)用引腳，允許設計人員通過(guò)幾個(gè)與模擬輸入相連的電阻來(lái)提供偏置?；蛘?，設計人員可以將內部偏置連接到變壓器的中心抽頭，或者可以使用電阻分壓器分離模擬電源（電阻從模擬輸入的每個(gè)端腳連接到AVDD和接地）。在使用轉換器的VREF引腳之前，請查閱制造商的數據手冊或咨詢(xún)應用支持小組，因為許多基準信息并未提供，不能在沒(méi)有外部緩沖器的情況下提供共模偏置。這很誘人，因為您需要的CM電壓很容易獲得，但提醒一句—不要這樣做。

　　如果未提供或保持共模偏置，轉換器將產(chǎn)生增益和失調誤差，使總體測量性能下降。轉換器可能過(guò)早削波，或者根本不會(huì )削波，因為轉換器達不到滿(mǎn)量程。在轉換器之前連接放大器時(shí)，共模偏置尤其重要，特別是當應用需要直流耦合時(shí)。查看放大器的數據手冊技術(shù)規格，確保放大器可以滿(mǎn)足轉換器的擺幅和共模電源要求。轉換器日益趨向采用更小的工藝尺寸，因此需要更低的電源。使用1.8 V電源時(shí)，如果需要直流耦合，則放大器需要0.9 V的共模電壓。使用3.3 V至5 V電源電壓的放大器可能無(wú)法保持那么低的電平，但是較新的低電壓放大器可以，或者設計人員可以使用分離電源并在VSS引腳上使用負供電軌。然而，這樣做時(shí)，記住其他引腳可能也需要連接到負供電軌。相關(guān)信息請參考數據手冊和/或咨詢(xún)直接應用支持人員。

　　2 從直流到寬帶的高速模擬信號鏈設計

　　共模：定義

　　我們首先來(lái)看共模電壓的定義。圖1顯示了轉換器如何查看差模與共模信號。CM電壓只是信號移動(dòng)的中點(diǎn)—參見(jiàn)圖1。您也可以將其視為新中點(diǎn)或零代碼—放大器，通常通過(guò)一個(gè)VOCM引腳或類(lèi)似的器件，在輸出端建立CM。不過(guò)要小心，這些引腳也有一定的電流和電壓范圍要求。最好查閱一下放大器數據手冊，并且/或者使用不會(huì )使電路內部的任何相鄰電路或基準點(diǎn)負荷過(guò)重的穩定偏置點(diǎn)。不要只是分接一個(gè)轉換器的基準電壓引腳（VREF），它通常是轉換器滿(mǎn)量程的一半?？赡軣o(wú)法提供充分的高精度偏置。謹慎起見(jiàn)，也應查閱轉換器數據手冊上的引腳技術(shù)規格。一般而言，電阻容差1%的簡(jiǎn)單分壓器和/或緩沖器驅動(dòng)器之類(lèi)，可正確設置放大器的CM偏置。

　　在下面表1中簡(jiǎn)要列出了如何連接每個(gè)應用的放大器和轉換器，圖2顯示了一些正確的電路示例。

　　圖1.差模與共模信號示例。

　　圖2.用于放大器/轉換器前端的交流耦合與直流耦合應用示例。

　　表1.共模矩陣

　　應用放大器ADC注釋

　　直流耦合在DS指定的限制范圍內設置VOCM。使用來(lái)自ADC VREF/CML引腳的分壓器或緩沖放大器。不要提供CM偏置。確保放大器和ADC CM偏置在彼此的范圍內。否則，不匹配可能會(huì )導致錯誤。

　　交流耦合（具有無(wú)緩沖的ADC）在DS指定的限制范圍內設置VOCM。使用分壓器或其他一些穩定的偏置點(diǎn)。將VIN CM偏置設置為AVDD/2。

　　使用分壓器或CML引腳

　　提供CM偏置。。

　　在放大器的輸出端提供交流耦合電容。

　　交流耦合（具有緩沖的ADC）在DS指定的限制范圍內設置VOCM。使用分壓器或其他一些穩定的偏置點(diǎn)。不要提供CM偏置。VIN引腳自偏置為AVDD/2 + 0.7。在放大器的輸出端提供交流耦合電容。

　　共模：已斷開(kāi)

　　如果未提供或保持共模偏置，轉換器將產(chǎn)生增益和失調誤差，使獲取的總體測量性能下降。簡(jiǎn)單地說(shuō)—轉換器輸出將如圖3所示，或者略有變化。輸出頻譜的形態(tài)將與過(guò)載滿(mǎn)量程輸入相似。這意味著(zhù)轉換器的零點(diǎn)偏離中心，不是最優(yōu)。設計人員可能會(huì )發(fā)現轉換器會(huì )較早削波或者達不到轉換器的滿(mǎn)量程。最近，由于轉換器開(kāi)始使用1.8 V電源和更低的電源，這一問(wèn)題變得更為嚴重。這意味著(zhù)模擬輸入的CM偏置為0.9 V或AVDD/2。并非所有的單電源放大器都支持這樣的低共模電壓，同時(shí)還保持相對較好的性能。但是，部分新型放大器已經(jīng)適應此類(lèi)電壓，并在市場(chǎng)上有售。因此，謹慎起見(jiàn)，需查看哪些放大器可以用于您的新設計。并不是任何舊款放大器都能使用，因為裕量可能非常受限，并且內部晶體管可能會(huì )開(kāi)始塌陷。如果將雙電源與放大器配合使用，大多數情況下應該會(huì )有充足的裕量來(lái)實(shí)現適當的CM偏置。缺點(diǎn)是增加了一個(gè)額外的電源—可能不標準的負電源，這意味著(zhù)更多的器件和更高的成本。簡(jiǎn)單的反相器電路有助于解決這一問(wèn)題。

　　圖3.放大器和轉換器之間的CM不匹配。

　　將器件連接起來(lái)

　　了解共模和直流耦合之后，我們可以開(kāi)始組建信號解決方案。例如，ADL5567是雙通道差分放大器，增益為20 dB。它具有4.8 GHz帶寬，適合連接GSPS ADC，例如AD9625，這是12位、2.5 GSPS轉換器，具有JESD204B 8通道接口。圖4所示為整體設置框圖。

　　在顯示的該配置中，前端接口針對寬帶采樣進(jìn)行了優(yōu)化，同時(shí)保留信號的直流成分。由于器件為+5.5 V耐壓。該設計使用+3.3 V 和−2 V AVDD 分離電源。這使得放大器的輸出端和ADC的輸入端之間共模簡(jiǎn)單對齊，兩者均需在A(yíng)IN+和AIN−保持+0.525 V。同樣，注意幾個(gè)接地使能的放大器引腳功能（Vss），單電源現強制設置為−2 V供電（新Vss）。

　　CM電壓輸出很簡(jiǎn)單，但是弄清楚放大器輸入的共模需求可能有點(diǎn)麻煩。需要為接口做兩件事。第一，輸入端CM電壓需要配置為0 V，否則，驅動(dòng)放大器失調將使輸出軌偏向一側。這將導致圖3所描述的性能問(wèn)題或更嚴重，—將出現放大器和轉換器信號鏈交流性能不佳。為此，放大器輸入端的每一側都需要允許電流流向地面，或該直流耦合案例中2 V。因此，在每個(gè)放大器輸入端添加2.2 k?的電阻來(lái)抑制失調電流。

　　這是它的工作原理：放大器輸出約為0.525 V，放大器輸入CM電壓為0 V。具有500 ?的內部反饋電阻和約50 ?的輸入電阻使得它看起來(lái)有550 ?；或在本例中，我們假設一個(gè)50 ?源電阻與100 ?電阻并聯(lián)，得到33 ?。再串聯(lián)20 ?增加到53 ?。這是串聯(lián)了500 ?內部反饋電阻或總計553 ?。也就是形成了500 ?和53 ?的0.525 V電阻分壓器。反過(guò)來(lái)，產(chǎn)生了900 μA（或0.525/553）的電流。為將此分流至地面或新VSS或−2 V，添加2.2 k?電阻或−2 V/2.2 k? = 900 μA。

　　圖4.直流到WB 放大器/轉換器信號鏈示例。

　　第二，輸入為單端輸入且需要適當配置來(lái)保持最佳性能，同時(shí)維持較低偶數階失真。同樣，100 ?與50 ?源電阻有效并聯(lián)，得到33.33 ?戴維南等效電阻，如前所述。這通常又會(huì )反映在VIN 節點(diǎn)上，來(lái)平衡設備的輸入，因為它是單端驅動(dòng)的。但是，為了改善偶數階失真，VIN+節點(diǎn)上的20 ?用于保持所有寬帶頻率的低失真。這通過(guò)使用特定中頻約500 MHz完成，—或參見(jiàn)圖 5 測試示例。由于它是一個(gè)迭代的過(guò)程，所以會(huì )有些乏味。有關(guān)放大器上SE到DIFF轉換的計算和方程，參見(jiàn)ADA4932數據手冊。圖6中所示為信號鏈設計中最高2 GHz輸入頻率的典型交流頻率掃描性能。

　　圖5.典型FFT性能@ 507 MHz AIN @ 2500 MSPS.

　　圖6.典型交流頻率掃描性能@ 2500 MSPS。

　　值得注意的是，添加了5.1 nH電感與電源的正供電軌輸入串聯(lián)。這有助于通過(guò)捕捉和再循環(huán)放大器內部的這些不平衡電流來(lái)再次提高偶數階線(xiàn)性度性能與頻率。

　　最后，需要針對放大器和ADC之間的前端BW優(yōu)化接口。這通常也以迭代的方式完成。但是，對于兩個(gè)IC之間某些值的設置有幾點(diǎn)需注意。為了在接口中獲得最佳BW，請遵循以下規則。

　　„ 首先，根據經(jīng)驗和/或ADC數據手冊建議，選擇一個(gè)反沖電阻器（RKB），（本例中為?），通常介于5 ?和36 ?之間。

　　„ 然后，選擇放大器外部串聯(lián)電阻（RA）。如果放大器差分輸出阻抗在100 ?至200 ?范圍內，RA應小于10 Ω。如果放大器輸出阻抗為12 ?或更低，RA應介于5 ?和36 ?之間。此時(shí)，為ADL5567選擇10 ?串聯(lián)電阻和阻抗為10 ?的差分輸出。

　　„ 放大器輸出的串聯(lián)與并聯(lián)總電阻應與放大器的表征負載（RL）接近。這里，圖4電路中為160 ?，或2 RA + 2 RKB + RADC = 20 + 40 + 100。ADL5567具有200 ?的RL，所以如果設計值偏離放大器的RL特性值太多，線(xiàn)性度性能可能出現偏差。

　　„ 最后，將內部ADC電容CADC添加至10 ?串聯(lián)電阻后的并聯(lián)電容，來(lái)幫助完成內部ADC采樣網(wǎng)絡(luò )反沖。這也提供了軟低通濾波來(lái)減少任何折回帶內的寬帶諧波。

　　有關(guān)在放大器和ADC之間形成抗混疊濾波器的更完整過(guò)程，參見(jiàn)CN-0227和CN-0238。

　　使用上述標準開(kāi)發(fā)出2 GHz通帶平坦度響應產(chǎn)品，以捕捉1st和2nd奈奎斯特區內的頻率，假設采樣速率為2.5 GSPS。該設計的輸入驅動(dòng)規格將為−8 dBm或252 mV p-p，假設在100 MHz基準頻率下具有50 ?輸入阻抗。這是放大器輸入要求轉換器達到滿(mǎn)量程的輸入滿(mǎn)量程電平。

　　圖7.典型通帶平坦度性能和輸入驅動(dòng)電平。

　　結論

　　在任何直流耦合設計中，忽略轉換器的共模輸入電壓規格均可引起嚴重問(wèn)題。如果使用了多個(gè)級別，信號鏈中的共模水平必須保持一致，以防止兩個(gè)組件相互沖突。如果未正確耦合，其中一個(gè)將經(jīng)常在各級間取勝，產(chǎn)生虛假測量。

　　對于交流耦合應用，需在兩級之間使用一個(gè)耦合電容來(lái)打破這種共模不匹配。這樣設計才能夠優(yōu)化放大器輸出和ADC輸入的偏置。否則，系統設計中需考慮雙電源或電平轉換電路，如以上直流耦合設計中的描述。