數字電路中的幾個(gè)基本概念

建立時(shí)間和保持時(shí)間

建立時(shí)間（setupTIme）是指在觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以前，數據穩定不變的時(shí)間，如果建立時(shí)間不夠，數據將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器；保持時(shí)間（hold TIme）是指在觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以后，數據穩定不變的時(shí)間，如果保持時(shí)間不夠，數據同樣不能被打入觸發(fā)器。數據穩定傳輸必須滿(mǎn)足建立和保持時(shí)間的要求。

在設計中，當然希望建立時(shí)間越短越好，而保持時(shí)間呢，也越短越好。也就是說(shuō)，最好信號在時(shí)鐘邊沿到達，而在到達后，馬上被采用，這樣，理論上效率是最好的。當然了，理論而已。

競爭和冒險

PLD內部毛刺產(chǎn)生的原因

我們在使用分立元件設計數字系統時(shí)，由于PCB走線(xiàn)時(shí)，存在分布電感和電容，所以幾納秒的毛刺將被自然濾除，而在PLD內部決無(wú)分布電感和電容，所以在PLD/FPGA設計中，競爭和冒險問(wèn)題將變的較為突出。這一點(diǎn)用模擬電路的觀(guān)點(diǎn)很容易理解，例如在一個(gè)延遲鏈條上，加兩個(gè)電容，就把這個(gè)毛刺給濾掉。

FPGA中的冒險現象

信號在FPGA器件內部通過(guò)連線(xiàn)和邏輯單元時(shí)，都有一定的延時(shí)。延時(shí)的大小與連線(xiàn)的長(cháng)短和邏輯單元的數目有關(guān)，同時(shí)還受器件的制造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉換也需要一定的過(guò)渡時(shí)間。由于存在這兩方面因素，多路信號的電平值發(fā)生變化時(shí)，在信號變化的瞬間，組合邏輯的輸出有先后順序，并不是同時(shí)變化,往往會(huì )出現一些不正確的尖峰信號，這些尖峰信號稱(chēng)為毛刺。如果一個(gè)組合邏輯電路中有毛刺出現，就說(shuō)明該電路存在冒險。（與分立元件不同，由于PLD內部不存在寄生電容電感，這些毛刺將被完整的保留并向下一級傳遞，因此毛刺現象在PLD、FPGA設計中尤為突出）我們無(wú)法保證所有連線(xiàn)的長(cháng)度一致，所以輸入信號在輸入端同時(shí)變化，但經(jīng)過(guò)PLD內部的走線(xiàn)，到達或門(mén)的時(shí)間也是不一樣的，毛刺必然產(chǎn)生?？梢愿爬ǖ闹v，只要輸入信號同時(shí)變化，（經(jīng)過(guò)內部走線(xiàn)）組合邏輯必將產(chǎn)生毛刺。將它們的輸出直接連接到時(shí)鐘輸入端、清零或置位端口的設計方法是錯誤的，這可能會(huì )導致嚴重的后果。所以我們必須檢查設計中所有時(shí)鐘、清零和置位等對毛刺敏感的輸入端口，確保輸入不會(huì )含有任何毛刺.

如何處理毛刺

(1)使用同步電路，D觸發(fā)器：我們可以通過(guò)改變設計，破壞毛刺產(chǎn)生的條件，來(lái)減少毛刺的發(fā)生。例如，在數字電路設計中，常常采用格雷碼計數器取代普通的二進(jìn)制計數器，這是因為格雷碼計數器的輸出每次只有一位跳變，消除了競爭冒險的發(fā)生條件，避免了毛刺的產(chǎn)生。毛刺并不是對所有的輸入都有危害，例如D觸發(fā)器的D輸入端，只要毛刺不出現在時(shí)鐘的上升沿并且滿(mǎn)足數據的建立和保持時(shí)間，就不會(huì )對系統造成危害，我們可以說(shuō)D觸發(fā)器的D輸入端對毛刺不敏感。根據這個(gè)特性，我們應當在系統中盡可能采用同步電路，這是因為同步電路信號的變化都發(fā)生在時(shí)鐘沿，只要毛刺不出現在時(shí)鐘的沿口并且不滿(mǎn)足數據的建立和保持時(shí)間，就不會(huì )對系統造成危害。（由于毛刺很短，多為幾納秒，基本上都不可能滿(mǎn)足數據的建立和保持時(shí)間）

（2）對信號進(jìn)行采用得方法，即使用另一個(gè)使能信號：以上方法可以大大減少毛刺，但它并不能完全消除毛刺，有時(shí)，我們必須手工修改電路來(lái)去除毛刺。我們通常使用采樣的方法。一般說(shuō)來(lái)，冒險出現在信號發(fā)生電平轉換的時(shí)刻，也就是說(shuō)在輸出信號的建立時(shí)間內會(huì )發(fā)生冒險，而在輸出信號的保持時(shí)間內是不會(huì )有毛刺信號出現的。如果在輸出信號的保持時(shí)間內對其進(jìn)行采樣，就可以消除毛刺信號的影響。兩種基本的采樣方法：一種方法是在輸出信號的保持時(shí)間內，用一定寬度的高電平脈沖與輸出信號做邏輯與運算，由此獲取輸出信號的電平值。上述方法的一個(gè)缺點(diǎn)是必須人為的保證sample信號必須在合適的時(shí)間中產(chǎn)生，另一種更常見(jiàn)的方法是利用D觸發(fā)器的D輸入端對毛刺信號不敏感的特點(diǎn)，在輸出信號的保持時(shí)間內，用觸發(fā)器讀取組合邏輯的輸出信號，這種方法類(lèi)似于將異步電路轉化為同步電路。但這會(huì )有一個(gè)時(shí)鐘周期的延遲。

在仿真時(shí)，我們也可能會(huì )發(fā)現在FPGA器件對外輸出引腳上有輸出毛刺，但由于毛刺很短,加上PCB本身的寄生參數,大多數情況下,毛刺通過(guò)PCB走線(xiàn),基本可以自然被慮除，不用再外加阻容濾波。

如前所述，優(yōu)秀的設計方案，如采用格雷碼計數器，同步電路等，可以大大減少毛刺，但它并不能完全消除毛刺。毛刺并不是對所有輸入都有危害，例如D觸發(fā)器的D輸入端，只要毛刺不出現在時(shí)鐘的上升沿并且滿(mǎn)足數據的建立和保持時(shí)間，就不會(huì )對系統造成危害。因此我們可以說(shuō)D觸發(fā)器的D輸入端對毛刺不敏感。但對于D觸發(fā)器的時(shí)鐘端，置位端，清零端，則都是對毛刺敏感的輸入端，任何一點(diǎn)毛刺就會(huì )使系統出錯，但只要認真處理，我們可以把危害降到最低直至消除。下面我們就對幾種具體的信號進(jìn)行探討。

清除和置位信號

清除和置位信號要求象對待時(shí)鐘那樣小心地考慮它們，因為這些信號對毛刺也是非常敏感的。正如使用時(shí)鐘那樣，最好的清除和置位是從器件的引腳單直接地驅動(dòng)。有一個(gè)主復位Reset引腳是常用的最好方法，主復位引腳給設計項目中每個(gè)觸發(fā)器饋送清除或置位信號。幾乎所有PLD器件都有專(zhuān)門(mén)的全局清零腳和全局置位。如果必須從器件內產(chǎn)生清除或置位信號，則要按照“門(mén)控時(shí)鐘”的設計原則去建立這些信號，確保輸入無(wú)毛刺。

若采用門(mén)控清除或者門(mén)控置位，則單個(gè)引腳或者觸發(fā)器作為清除或置位的源，而有其它信號作為地址或控制線(xiàn)。在清除或復位的有效期間，地址或控制線(xiàn)必須保持穩定

異步輸入信號

按照定義，異步輸入不是總能滿(mǎn)足(它們所饋送的觸發(fā)器的)建立和保持時(shí)間的要求。因此，異步輸入常常會(huì )把錯誤的數據鎖存到觸發(fā)器，或者使觸發(fā)器進(jìn)入亞穩定的狀態(tài),在該狀態(tài)下，觸發(fā)器的輸出不能識別為l或0。如果沒(méi)有正確地處理，亞穩性會(huì )導致嚴重的系統可靠性問(wèn)題。

采用附加觸發(fā)器同步使能信號的方法可保證不違反計數器的建立時(shí)間，從而解決可靠性的問(wèn)題。雖然同步觸發(fā)器仍會(huì )感受到亞穩性，但它在下一個(gè)時(shí)鐘邊沿之前是穩定的。通常，為在EPLD中避免亞穩性問(wèn)題，決不能把一個(gè)異步信號輸出到器件內兩個(gè)或更多的觸發(fā)器中。同步異步輸入的另一種方法示于圖4．2．16。輸入驅動(dòng)一個(gè)觸發(fā)器的時(shí)鐘，該觸發(fā)器的數據輸入接到Vcc。這個(gè)電路對于檢測短于一個(gè)時(shí)鐘周期的異步事件是有用的。