硬件工程師必知的幾十個(gè)電路設計問(wèn)答

一、下面是一些基本的數字電路知識問(wèn)題

(1) 什么是 Setup 和 Hold 時(shí)間？

答：Setup/Hold Time 用于測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間要求。 建立時(shí)間(Setup Time)是指觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以前，數據能夠保持穩 定不變的時(shí)間。輸入數據信號應提前時(shí)鐘上升沿(如上升沿有效)T 時(shí)間到達芯片， 這個(gè) T 就是建立時(shí)間通常所說(shuō)的 Setup Time。如不滿(mǎn)足 Setup Time，這個(gè)數據就 不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿到來(lái)時(shí)，數據才能被打入 觸發(fā)器。 保持時(shí)間(Hold Time)是指觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以后，數據保 持穩定不變的時(shí)間。如果 Hold Time 不夠，數據同樣不能被打入觸發(fā)器。

(2) 什么是競爭與冒險現象？怎樣判斷？如何消除？

答：在組合邏輯電路中，由于門(mén)電路的輸入信號經(jīng)過(guò)的通路不盡相同，所產(chǎn)生的延時(shí)也就會(huì )不同，從而導致到達該門(mén)的時(shí)間不一致，我們把這種現象叫做競 爭。由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現象叫冒險。如果布爾 式中有相反的信號則可能產(chǎn)生競爭和冒險現象。解決方法：一是添加布爾式的消 去項，二是在芯片外部加電容。

(3) 請畫(huà)出用 D 觸發(fā)器實(shí)現 2 倍分頻的邏輯電路？

答：把 D 觸發(fā)器的輸出端加非門(mén)接到 D 端即可，如下圖所示：

(4) 什么是"線(xiàn)與"邏輯，要實(shí)現它，在硬件特性上有什么具體要求？

答：線(xiàn)與邏輯是兩個(gè)或多個(gè)輸出信號相連可以實(shí)現與的功能。在硬件上，要用 OC 門(mén)來(lái)實(shí)現(漏極或者集電極開(kāi)路)，為了防止因灌電流過(guò)大而燒壞 OC 門(mén)， 應在 OC 門(mén)輸出端接一上拉電阻(線(xiàn)或則是下拉電阻)。

(5) 什么是同步邏輯和異步邏輯？同步電路與異步電路有何區別？

答：同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。電路設計可分類(lèi)為同步電路設計和異步電路設計。同步電路利用時(shí)鐘脈沖使 其子系統同步運作，而異步電路不使用時(shí)鐘脈沖做同步，其子系統是使用特殊的 “開(kāi)始”和“完成”信號使之同步。異步電路具有下列優(yōu)點(diǎn)：無(wú)時(shí)鐘歪斜問(wèn)題、 低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性。

(6) 請畫(huà)出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖(數據接口、控制接口、鎖存器/緩沖器)。

答：典型輸入設備與微機接口的邏輯示意圖如下：

(7) 你知道那些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？

答：常用的電平標準，低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、 CML、HSTL、SSTL 等。

一般說(shuō)來(lái)，CMOS 電平比 TTL 電平有著(zhù)更高的噪聲容限。如果不考慮速度 和性能，一般 TTL 與 CMOS 器件可以互換。但是需要注意有時(shí)候負載效應可能 引起電路工作不正常，因為有些 TTL 電路需要下一級的輸入阻抗作為負載才能 正常工作。

二、 可編程邏輯器件在現代電子設計中越來(lái)越重要

(1) 你所知道的可編程邏輯器件有哪些？

答：ROM(只讀存儲器)、PLA(可編程邏輯陣列)、FPLA(現場(chǎng)可編程邏輯陣列)、PAL(可編程陣列邏輯)、GAL(通用陣列邏輯)，EPLD(可擦除的可編程邏輯器件)、 FPGA(現場(chǎng)可編程門(mén)陣列)、CPLD(復雜可編程邏輯器件)等 ，其中 ROM、FPLA、 PAL、GAL、EPLD 是出現較早的可編程邏輯器件，而 FPGA 和 CPLD 是當今最 流行的兩類(lèi)可編程邏輯器件。FPGA 是基于查找表結構的，而 CPLD 是基于乘積 項結構的。

(2) 設想你將設計完成一個(gè)電子電路方案，請簡(jiǎn)述用 EDA 軟件(如 PROTEL)進(jìn)行 設計(包括原理圖和 PCB 圖)到調試出樣機的整個(gè)過(guò)程。在各環(huán)節應注意哪些問(wèn) 題？

答：完成一個(gè)電子電路設計方案的整個(gè)過(guò)程大致可分為以下幾個(gè)步驟：(1) 原理圖設計；(2) PCB設計；(3) 投板；(4) 元器件焊接；(5) 模塊化調試；(6) 整機調試。各環(huán)節注意問(wèn)題如下：

(1) 原理圖設計階段

● 注意適當加入旁路電容與去耦電容；

●注意適當加入測試點(diǎn)和 0 歐電阻以方便調試時(shí)測試用；

●注意適當加入 0 歐電阻、電感和磁珠以實(shí)現抗干擾和阻抗匹配；

(2) PCB 設計階段

● 自己設計的元器件封裝要特別注意以防止板打出來(lái)后元器件無(wú)法焊接；

● FM 部分走線(xiàn)要盡量短而粗，電源和地線(xiàn)也要盡可能粗；

● 旁路電容、晶振要盡量靠近芯片對應管腳；

● 注意美觀(guān)與使用方便；

(3) 投板

● 說(shuō)明自己需要的工藝以及對制板的要求；

(4) 元器件焊接

● 防止出現芯片焊錯位置，管腳不對應；

● 防止出現虛焊、漏焊、搭焊等；

(5) 模塊化調試

● 先調試電源模塊，然后調試控制模塊，然后再調試其它模塊；

● 上電時(shí)動(dòng)作要迅速，發(fā)現不會(huì )出現短路時(shí)在徹底接通電源；

● 調試一個(gè)模塊時(shí)適當隔離其它模塊；

● 各模塊的技術(shù)指標一定要大于客戶(hù)的要求；

(6) 整機調試

● 由于整機調試時(shí)仍然會(huì )出現很多問(wèn)題，而且這些問(wèn)題往往更難解決，如提高靈敏度等，這時(shí)一定不要手忙腳亂，要多向高手請教！

三、其它電路設計問(wèn)答

1、放大電路中頻率補償的目的是什么，有哪些方法？

答：放大電路中頻率補償的目的有二：一是改善放大電路的高頻特性，而是克服由于引入負反饋而可能出現自激振蕩現象，使放大器能夠穩定工作。在放大電路中，由于晶體管結電容的存在常常會(huì )使放大電路頻率響應的高頻段不理想， 為了解決這一問(wèn)題，常用的方法就是在電路中引入負反饋。然后，負反饋的引入又引入了新的問(wèn)題，那就是負反饋電路會(huì )出現自激振蕩現象，所以為了使放大電 路能夠正常穩定工作，必須對放大電路進(jìn)行頻率補償。

頻率補償的方法可以分為超前補償和滯后補償，主要是通過(guò)接入一些阻容元 件來(lái)改變放大電路的開(kāi)環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相 環(huán)。

2、什么是頻率響應，怎么才算是穩定的頻率響應，簡(jiǎn)述改變頻率響應曲線(xiàn)的幾 個(gè)方法。

答：這里僅對放大電路的頻率響應進(jìn)行說(shuō)明。 在放大電路中，由于電抗元件(如電容、電感線(xiàn)圈等)及晶體管極間電容的存

在，當輸入信號的頻率過(guò)低或過(guò)高時(shí)，放大電路的放大倍數的數值均會(huì )降低，而 且還將產(chǎn)生相位超前或之后現象。也就是說(shuō)，放大電路的放大倍數(或者稱(chēng)為增 益)和輸入信號頻率是一種函數關(guān)系，我們就把這種函數關(guān)系成為放大電路的頻 率響應或頻率特性。

放大電路的頻率響應可以用幅頻特性曲線(xiàn)和相頻特性曲線(xiàn)來(lái)描述，如果一個(gè) 放大電路的幅頻特性曲線(xiàn)是一條平行于 x 軸的直線(xiàn)(或在關(guān)心的頻率范圍內平行 于 x 軸)，而相頻特性曲線(xiàn)是一條通過(guò)原點(diǎn)的直線(xiàn)(或在關(guān)心的頻率范圍是條通過(guò) 原點(diǎn)的直線(xiàn))，那么該頻率響應就是穩定的。

改變頻率響應的方法主要有：(1) 改變放大電路的元器件參數；(2) 引入新的 元器件來(lái)改善現有放大電路的頻率響應；(3) 在原有放大電路上串聯(lián)新的放大電 路構成多級放大電路。

3、給出一個(gè)差分運放，如何進(jìn)行相位補償，并畫(huà)補償后的波特圖。

答：隨著(zhù)工作頻率的升高，放大器會(huì )產(chǎn)生附加相移，可能使負反饋變成正反饋而引起自激。進(jìn)行相位補償可以消除高頻自激。相位補償的原理是：在具有高 放大倍數的中間級，利用一小電容 C（幾十～幾百微微法）構成電壓并聯(lián)負反饋 電路?？梢允褂秒娙菪Ｕ?、RC 校正分別對相頻特性和幅頻特性進(jìn)行修改。

波特圖就是在畫(huà)放大電路的頻率特性曲線(xiàn)時(shí)使用對數坐標。波特圖由對數幅頻特性和對數相頻特性?xún)刹糠纸M成，它們的橫軸采用對數刻度 lg f ，幅頻特性的縱軸采用 lg Au 表示，單位為 dB；相頻特性的縱軸仍用j 表示。下圖給出了高通 和低通電路的波特圖：

4、基本放大電路的種類(lèi)及優(yōu)缺點(diǎn)，廣泛采用差分結構的原因。

答：基本放大電路按其接法的不同可以分為共發(fā)射極放大電路、共基極放大電路和共集電極放大電路，簡(jiǎn)稱(chēng)共基、共射、共集放大電路。 共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻帶較窄。常做為低頻電壓放大電路的單元電路。 共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數和輸出電阻與共射放大電路相當，頻率特性是三種接法中最好的電路。常用于寬頻帶 放大電路。

共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸 出電阻最小的電路，并具有電壓跟隨的特點(diǎn)。常用于電壓放大電路的輸入級和輸 出級，在功率放大電路中也常采用射極輸出的形式。

廣泛采用差分結構的原因是差分結構可以抑制溫度漂移現象。

5、給出一差分電路，已知其輸出電壓 Y+和 Y-，求共模分量和差模分量。

答：設共模分量是 Yc，差模分量是 Yd，則可知其輸出為

可知

6、畫(huà)出一個(gè)晶體管級的運放電路。

答：下圖(a)給出了單極性集成運放 C14573 的電路原理圖，圖(b)為其放大電 路部分：

左圖(a) C14573 電路原理圖 圖(b) C14573 的放大電路部分

右圖(a)中 T1、T2 和 T7 管構成多路電流源，為放大電路提供靜態(tài)偏置電流， 把偏置電路簡(jiǎn)化后，就可得到圖(b)所示的放大電路部分。

第一級是以 P 溝道管 T3 和 T4 為放大管、以 N 溝道管 T5 和 T6 管構成的電 流源為有源負載，采用共源形式的雙端輸入、單端輸出差分放大電路。由于第二 級電路從 T8 的柵極輸入，其輸入電阻非常大，所以使第一級具有很強的電壓放 大能力。

第二級是共源放大電路，以 N 溝道管 T8 為放大管，漏極帶有源負載，因此 也具有很強的電壓放大能力。但其輸出電阻很大，因而帶負載能力較差。

電容 C 起相位補償作用。

7、電阻 R 和電容 C 串聯(lián)，輸入電壓為 R 和 C 之間的電壓，輸出電壓分別為 C 上電壓和 R 上電壓，求這兩種電路輸出電壓的頻譜，判斷這兩種電路何為高通 濾波器，何為低通濾波器。當 RC<<T 時(shí)，給出輸入電壓波形圖，繪制兩種電路 的輸出波形圖。

答：當輸出電壓為 C 上電壓時(shí)，電路的頻率響應為：

記輸入電壓頻譜為 Pi (w) ，則輸出電壓的頻譜為

當輸出電壓為 C 上電時(shí)，電路的頻率響應為：

記輸入電壓頻譜為 Pi (w) ，則輸出電壓的頻譜為

從電路的頻率響應不難看出輸出電壓加在 C 上的為低通濾波器，輸出電壓加 在 R 上的為高通濾波器。

RC<<T 說(shuō)明信號的頻率遠遠小于濾波器的中心頻率，所以對于第二個(gè)電路基 本上無(wú)輸出，第一個(gè)電路的輸出波形與輸入波形基本相同。

8、選擇電阻時(shí)要考慮什么？

答：主要考慮電阻的封裝、功率、精度、阻值和耐壓值等。