FPGA開(kāi)發(fā)要注意的十大要點(diǎn)

1、FPGA器件選型的7個(gè)原則：器件供貨渠道和開(kāi)發(fā)工具的支持、器件的硬件資源、器件的電氣接口標準、器件的速度等級、器件的穩定等級、器件的封裝和器件的價(jià)格。

2、Spartan-3E和Spartan-3A主要運用于邏輯設計和簡(jiǎn)單數字信號處理，Virtex-4 LX和Virtex-5 LX主要用于高速邏輯運算，Virtex-4 SX和Virtex-5 SX主要用于高速復雜數字信號處理，Virtex-4 FX和Virtex-5 FX主要用于嵌入式系統。

3、硬件資源包括：邏輯資源、I/0口資源、布線(xiàn)資源、DSP資源、存儲器資源、鎖相環(huán)資源、串行收發(fā)器資源和硬核微處理器資源等。

4、過(guò)度I/O口資源的消耗可能會(huì )導致2個(gè)問(wèn)題：FPGA負荷過(guò)重，器件發(fā)熱嚴重，嚴重影響器件的速度性能、工作穩定度和壽命，設計中要考慮器件的散熱問(wèn)題；局部布線(xiàn)資源不足，電路的運行速度明顯降低，有時(shí)甚至使設計不能適配器件，設計失敗。

5、器件中存儲器資源主要有2個(gè)用途：作高性能濾波器；實(shí)現小容量高速數據緩存。

6、面積優(yōu)先原則可以節省器件內部的邏輯資源，盡可能地使用串行邏輯結構，但是以犧牲速度為代價(jià)；而速度優(yōu)先原則保證了器件的整體工作速度，即盡可能地使用并行邏輯結構，但是以犧牲邏輯資源為代價(jià)。

7、添加約束的原則為先附加全局約束，再補充局部約束，而且局部約束比較寬松。其目的是在可能的地方盡量放松約束，提高布線(xiàn)成功概率，減少I(mǎi)SE布局布線(xiàn)時(shí)間。典型的全局約束包括周期約束和偏移約束。

8、在添加全局時(shí)序約束時(shí)，需要根據時(shí)鐘頻率劃分不同的時(shí)鐘域，添加各自的周期約束；然后對輸入輸出端口信號添加偏移約束，對片內邏輯添加附加約束。

9、附加時(shí)鐘周期約束的兩種方法：簡(jiǎn)易方法和推薦方法。簡(jiǎn)易方式是直接將周期約束附加到寄存器時(shí)鐘網(wǎng)線(xiàn)上，其語(yǔ)法為：[約束信號] PERIOD = {周期長(cháng)度} {HIGH | LOW} [脈沖持續時(shí)間]；其中[]內的內容為可選項，{}中的內容為必選項，“|”表示選擇項。如：Net clk_100MHz period = 10ns High 5ns。推薦方法常用于約束具有復雜派生關(guān)系的時(shí)鐘網(wǎng)絡(luò )，其語(yǔ)法為：TIMESPEC TS_idenTIfier = PERIOD TNM_reference {周期長(cháng)度} {HIGH | LOW} [脈沖持續時(shí)間]。如：NET clk_50MHz = syn_clk; TIMESPECT TS_sync_clk = PERIOD sync_clk 20 HIGH 10。TIMESPEC利用識別符定義派生時(shí)鐘的語(yǔ)法為：TIMESPEC TS_identifier2 = PERIOD timegroup_name TS_identifier1 [* | /] 倍數因子 [+ | -] phasevalue [單位]。（詳見(jiàn)FPGA開(kāi)發(fā)全攻略第45頁(yè)）。

10、造成時(shí)序性能差的直接原因可分為三類(lèi)：布局較差、邏輯級數過(guò)多以及信號扇出過(guò)高。