PCB走線(xiàn)應該注意哪些事項？

1. 一般規則

1.1 PCB板上預劃分數字、模擬、DAA信號布線(xiàn)區域。

1.2 數字、模擬元器件及相應走線(xiàn)盡量分開(kāi)并放置於各自的布線(xiàn)區域內。

1.3 高速數字信號走線(xiàn)盡量短。

1.4 敏感模擬信號走線(xiàn)盡量短。

1.5 合理分配電源和地。

1.6 DGND、AGND、實(shí)地分開(kāi)。

1.7 電源及臨界信號走線(xiàn)使用寬線(xiàn)。

1.8 數字電路放置於并行總線(xiàn)/串行DTE接口附近，DAA電路放置於電話(huà)線(xiàn)接口附近。

2. 元器件放置

2.1 在系統電路原理圖中：

a） 劃分數字、模擬、DAA電路及其相關(guān)電路；

b） 在各個(gè)電路中劃分數字、模擬、混合數字/模擬元器件；

c） 注意各IC芯片電源和信號引腳的定位。

2.2 初步劃分數字、模擬、DAA電路在PCB板上的布線(xiàn)區域（一般比例2/1/1），數字、模擬元器件及其相應走線(xiàn)盡量遠離并限定在各自的布線(xiàn)區域內。

Note：當DAA電路占較大比重時(shí)，會(huì )有較多控制/狀態(tài)信號走線(xiàn)穿越其布線(xiàn)區域，可根據當地規則限定做調整，如元器件間距、高壓抑制、電流限制等。

2.3 初步劃分完畢后，從Connector和Jack開(kāi)始放置元器件：

a） Connector和Jack周?chē)舫霾寮奈恢茫?/p>

b） 元器件周?chē)舫鲭娫春偷刈呔€(xiàn)的空間；

c） Socket周?chē)舫鱿鄳寮奈恢谩?/p>

2.4 首先放置混合型元器件（如Modem器件、A/D、D/A轉換芯片等）：

a） 確定元器件放置方向，盡量使數字信號及模擬信號引腳朝向各自布線(xiàn)區域；

b） 將元器件放置在數字和模擬信號布線(xiàn)區域的交界處。

2.5 放置所有的模擬器件：

a） 放置模擬電路元器件，包括DAA電路；

b） 模擬器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信號走線(xiàn)的一面；

c） TXA1、TXA2、RIN、VC、VREF信號走線(xiàn)周?chē)苊夥胖酶咴肼曉骷?/p>

d） 對於串行DTE模塊，DTE EIA/TIA-232-E

系列接口信號的接收/驅動(dòng)器盡量靠近Connector并遠離高頻時(shí)鐘信號走線(xiàn)，以減少/避免每條線(xiàn)上增加的噪聲抑制器件，如阻流圈和電容等。

2.6 放置數字元器件及去耦電容：

a） 數字元器件集中放置以減少走線(xiàn)長(cháng)度；

b） 在IC的電源/地間放置0.1uF的去耦電容，連接走線(xiàn)盡量短以減小EMI；

c） 對并行總線(xiàn)模塊，元器件緊靠

Connector邊緣放置，以符合應用總線(xiàn)接口標準，如ISA總線(xiàn)走線(xiàn)長(cháng)度限定在2.5in；

d） 對串行DTE模塊，接口電路靠近Connector；

e） 晶振電路盡量靠近其驅動(dòng)器件。

2.7 各區域的地線(xiàn)，通常用0 Ohm電阻或bead在一點(diǎn)或多點(diǎn)相連。

3. 信號走線(xiàn)

3.1 Modem信號走線(xiàn)中，易產(chǎn)生噪聲的信號線(xiàn)和易受干擾的信號線(xiàn)盡量遠離，如無(wú)法避免時(shí)要用中性信號線(xiàn)隔離。

Modem易產(chǎn)生噪聲的信號引腳、中性信號引腳、易受干擾的信號引腳如下表所示：

3.2 數字信號走線(xiàn)盡量放置在數字信號布線(xiàn)區域內；

模擬信號走線(xiàn)盡量放置在模擬信號布線(xiàn)區域內；

（可預先放置隔離走線(xiàn)加以限定，以防走線(xiàn)布出布線(xiàn)區域）

數字信號走線(xiàn)和模擬信號走線(xiàn)垂直以減小交叉耦合。

3.3 使用隔離走線(xiàn)（通常為地）將模擬信號走線(xiàn)限定在模擬信號布線(xiàn)區域。

a） 模擬區隔離地走線(xiàn)環(huán)繞模擬信號布線(xiàn)區域布在PCB板兩面，線(xiàn)寬50-100mil；

b） 數字區隔離地走線(xiàn)環(huán)繞數字信號布線(xiàn)區域布在PCB板兩面，線(xiàn)寬50-100mil，其中一面PCB板邊應布200mil寬度。

3.4 并行總線(xiàn)接口信號走線(xiàn)線(xiàn)寬》10mil（一般為12-15mil），如/HCS、/HRD、/HWT、/RESET。

3.5 模擬信號走線(xiàn)線(xiàn)寬》10mil（一般為12-15mil），如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。

3.6 所有其它信號走線(xiàn)盡量寬，線(xiàn)寬》5mil（一般為 10mil），元器件間走線(xiàn)盡量短（放置器件時(shí)應預先考慮）。

3.7 旁路電容到相應IC的走線(xiàn)線(xiàn)寬》25mil，并盡量避免使用過(guò)孔。

3.8 通過(guò)不同區域的信號線(xiàn)（如典型的低速控制/狀態(tài)信號）應在一點(diǎn)（首選）或兩點(diǎn)通過(guò)隔離地線(xiàn)。如果走線(xiàn)只位於一面， 隔離地線(xiàn)可走到PCB的另一面以跳過(guò)信號走線(xiàn)而保持連續。

3.9 高頻信號走線(xiàn)避免使用90度角彎轉，應使用平滑圓弧或45度角。

3.10 高頻信號走線(xiàn)應減少使用過(guò)孔連接。

3.11 所有信號走線(xiàn)遠離晶振電路。

3.12 對高頻信號走線(xiàn)應采用單一連續走線(xiàn)，避免出現從一點(diǎn)延伸出幾段走線(xiàn)的情況。

3.13 DAA電路中，穿孔周?chē)ㄋ袑用妫┝舫鲋辽?0mil的空間。

3.14 清除地線(xiàn)環(huán)路，以防意外電流回饋影響電源。

4. 電源

4.1 確定電源連接關(guān)系。

4.2 數字信號布線(xiàn)區域中，用10uF電解電容或鉭電容與0.1uF瓷片電容并聯(lián)后接在電源/地之間。在PCB板電源入口端和最遠端各放置一處，以防電源尖峰脈沖引發(fā)的噪聲干擾。

4.3 對雙面板，在用電電路相同層面中，用兩邊線(xiàn)寬為 200mil的電源走線(xiàn)環(huán)繞該電路。（另一面須用數字地做相同處理）

4.4 一般地，先布電源走線(xiàn)，再布信號走線(xiàn)。

5. 地

5.1雙面板中，數字和模擬元器件（除DAA）周?chē)跋路轿词褂弥畢^域用數字地或模擬地區域填充，各層面同類(lèi)地區域連接在一起，不同層面同類(lèi)地區域通過(guò)多個(gè)過(guò)孔相連：Modem DGND引腳接至數字地區域，AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開(kāi)。

5.2 四層板中，使用數字和模擬地區域覆蓋數字和模擬元器件（除DAA）；Modem DGND引腳接至數字地區域，AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開(kāi)。

5.3 如設計中須EMI過(guò)濾器，應在接口插座端預留一定空間，絕大多數EMI器件（Bead/電容）均可放置在該區域;未使用之區域用地區域填充，如有屏蔽外殼也須與之相連。

5.4 每個(gè)功能模塊電源應分開(kāi)。功能模塊可分為：并行總線(xiàn)接口、顯示、數字電路（SRAM、EPROM、Modem）和DAA等，每個(gè)功能模塊的電源/地只能在電源/地的源點(diǎn)相連。

5.5 對串行DTE模塊，使用去耦電容減少電源耦合，對電話(huà)線(xiàn)也可做相同處理。

5.6 地線(xiàn)通過(guò)一點(diǎn)相連，如可能，使用Bead；如抑制EMI需要，允許地線(xiàn)在其它地方相連。

5.7 所有地線(xiàn)走線(xiàn)盡量寬，25-50mil。

5.8 所有IC電源/地間的電容走線(xiàn)盡量短，并不要使用過(guò)孔。

6. 晶振電路

6.1 所有連到晶振輸入/輸出端（如XTLI、XTLO）的走線(xiàn)盡量短，以減少噪聲干擾及分布電容對Crystal的影響。XTLO走線(xiàn)盡量短，且彎轉角度不小於45度。（因XTLO連接至上升時(shí)間快，大電流之驅動(dòng)器）

6.2 雙面板中沒(méi)有地線(xiàn)層，晶振電容地線(xiàn)應使用盡量寬的短線(xiàn)連接至器件上離晶振最近的DGND引腳，且盡量減少過(guò)孔。

6.3 如可能，晶振外殼接地。

6.4 在XTLO引腳與晶振/電容節點(diǎn)處接一個(gè)100 Ohm電阻。

6.5 晶振電容的地直接連接至 Modem的GND引腳，不要使用地線(xiàn)區域或地線(xiàn)走線(xiàn)來(lái)連接電容和Modem的GND引腳。

7. 使用EIA/TIA-232接口的獨立Modem設計

7.1 使用金屬外殼。 如果須用塑料外殼，應在內部貼金屬箔片或噴導電物質(zhì)以減小EMI。

7.2 各電源線(xiàn)上放置相同模式的Choke。

7.3 元器件放置在一起并緊靠EIA/TIA-232接口的Connector。

7.4 所有EIA/TIA-232器件從電源源點(diǎn)單獨連接電源/地。電源/地的源點(diǎn)應為板上電源輸入端或調壓芯片的輸出端。

7.5 EIA/TIA-232電纜信號地接至數字地。

針對模擬信號，再作一些詳細說(shuō)明：

模擬電路的設計是工程師們最頭疼、但也是最致命的設計部分，盡管目前數字電路、大規模集成電路的發(fā)展非常迅猛，但是模擬電路的設計仍是不可避免的，有時(shí)也是數字電路無(wú)法取代的，例如 RF 射頻電路的設計！這里將模擬電路設計中應該注意的問(wèn)題總結如下，有些純屬經(jīng)驗之談，還望大家多多補充、多多批評指正！。..

（1）為了獲得具有良好穩定性的反饋電路，通常要求在反饋環(huán)外面使用一個(gè)小電阻或扼流圈給容性負載提供一個(gè)緩沖。

（2）積分反饋電路通常需要一個(gè)小電阻（約 560 歐）與每個(gè)大于 10pF 的積分電容串聯(lián)。

（3）在反饋環(huán)外不要使用主動(dòng)電路進(jìn)行濾波或控制 EMC 的 RF 帶寬，而只能使用被動(dòng)元件（最好為 RC 電路）。僅僅在運放的開(kāi)環(huán)增益比閉環(huán)增益大的頻率下，積分反饋方法才有效。在更高的頻率下，積分電路不能控制頻率響應。

（4）為了獲得一個(gè)穩定的線(xiàn)性電路，所有連接必須使用被動(dòng)濾波器或其他抑制方法（如光電隔離）進(jìn)行保護。

（5）使用 EMC 濾波器，并且與 IC 相關(guān)的濾波器都應該和本地的 0V 參考平面連接。

（6）在外部電纜的連接處應該放置輸入輸出濾波器，任何在沒(méi)有屏蔽系統內部的導線(xiàn)連接處都需要濾波，因為存在天線(xiàn)效應。另外，在具有數字信號處理或開(kāi)關(guān)模式的變換器的屏蔽系統內部的導線(xiàn)連接處也需要濾波。

（7）在模擬 IC 的電源和地參考引腳需要高質(zhì)量的 RF 去耦，這一點(diǎn)與數字 IC 一樣。但是模擬 IC 通常需要低頻的電源去耦，因為模擬元件的電源噪聲抑制比（PSRR）在高于 1KHz 后增加很少。在每個(gè)運放、比較器和數據轉換器的模擬電源走線(xiàn)上都應該使用 RC 或 LC 濾波。電源濾波器的拐角頻率應該對器件的 PSRR 拐角頻率和斜率進(jìn)行補償，從而在整個(gè)工作頻率范圍內獲得所期望的 PSRR 。

（8）對于高速模擬信號，根據其連接長(cháng)度和通信的最高頻率，傳輸線(xiàn)技術(shù)是必需的。即使是低頻信號，使用傳輸線(xiàn)技術(shù)也可以改善其抗干擾性，但是沒(méi)有正確匹配的傳輸線(xiàn)將會(huì )產(chǎn)生天線(xiàn)效應。

（9）避免使用高阻抗的輸入或輸出，它們對于電場(chǎng)是非常敏感的。

（10）由于大部分的輻射是由共模電壓和電流產(chǎn)生的，并且因為大部分環(huán)境的電磁干擾都是共模問(wèn)題產(chǎn)生的，因此在模擬電路中使用平衡的發(fā)送和接收（差分模式）技術(shù)將具有很好的 EMC 效果，而且可以減少串擾。平衡電路（差分電路）驅動(dòng)不會(huì )使用 0V 參考系統作為返回電流回路，因此可以避免大的電流環(huán)路，從而減少 RF 輻射。

（11）比較器必須具有滯后（正反饋），以防止因為噪聲和干擾而產(chǎn)生的錯誤的輸出變換，也可以防止在斷路點(diǎn)產(chǎn)生振蕩。不要使用比需要速度更快的比較器（將 dV/dt 保持在滿(mǎn)足要求的范圍內，盡可能低）。

（12）有些模擬 IC 本身對射頻場(chǎng)特別敏感，因此常常需要使用一個(gè)安裝在 PCB 上，并且與 PCB 的地平面相連接的小金屬屏蔽盒，對這樣的模擬元件進(jìn)行屏蔽。注意，要保證其散熱條件。