Silicon Labs發(fā)布業(yè)界首款支持4G/LTE和以太網(wǎng)的無(wú)線(xiàn)時(shí)鐘

　　Silicon Labs(亦稱(chēng)“芯科科技”，NASDAQ：SLAB)日前針對4.5G和基于以太網(wǎng)的通用公共無(wú)線(xiàn)電接口(eCPRI)無(wú)線(xiàn)應用，推出了全新的系列高性能、多通道抖動(dòng)衰減時(shí)鐘產(chǎn)品。新型Si5381/82/86系列時(shí)鐘產(chǎn)品利用Silicon Labs經(jīng)過(guò)驗證的DSPLL技術(shù)提供先進(jìn)的時(shí)鐘解決方案，在單芯片中集成了4G/LTE和以太網(wǎng)時(shí)鐘。這些高集成度的時(shí)鐘產(chǎn)品可替代通常在高要求應用中所需的多個(gè)時(shí)鐘器件和壓控振蕩器(VCXO)，這些應用包括小型蜂窩網(wǎng)絡(luò )、分布式天線(xiàn)系統(DAS)、μ-BTS，基帶單元(BBU)和前傳/回傳設備等。

　　在接下來(lái)的幾年中，服務(wù)提供商將通過(guò)部署小型蜂窩網(wǎng)絡(luò )、超小型蜂窩網(wǎng)絡(luò )、DAS、μ-BTS和回傳設備來(lái)構建5G網(wǎng)絡(luò )。通過(guò)增加室外網(wǎng)絡(luò )覆蓋和容量，改善室內信號接收，和現有的4G/LTE網(wǎng)絡(luò )相輔相成。隨著(zhù)運營(yíng)商逐漸轉移到使用基于以太網(wǎng)的eCPRI前傳網(wǎng)絡(luò )來(lái)增加基帶單元與遠程無(wú)線(xiàn)電頭之間的前傳連接的容量，他們開(kāi)始在網(wǎng)絡(luò )邊緣部署異構網(wǎng)絡(luò )(HetNet)設備。而成本、功耗和尺寸限制成為HetNet設備硬件設計人員要面臨的特殊挑戰。通過(guò)在單個(gè)IC中結合4G/LTE和以太網(wǎng)時(shí)鐘，Si538x系列產(chǎn)品大大簡(jiǎn)化了HetNet設備中的時(shí)鐘生成，可提供與競爭方案相比功耗降低55%、占板面積減小70%的突破性解決方案。

　　Silicon Labs時(shí)鐘產(chǎn)品高級營(yíng)銷(xiāo)總監James Wilson表示：“HetNet和eCPRI設備部署正在為5G鋪平道路。通過(guò)選擇Silicon Labs的Si538x無(wú)線(xiàn)時(shí)鐘，無(wú)線(xiàn)系統設計人員可以將小型蜂窩網(wǎng)絡(luò )、DAS、μ-BTS以及其他設計的成本、功耗和復雜性降至最低。Silicon Labs基于DSPLL的Si538x時(shí)鐘是業(yè)界首款將低相噪4G/LTE時(shí)鐘和低抖動(dòng)以太網(wǎng)時(shí)鐘結合在一起的時(shí)鐘IC。我們很興奮地看到無(wú)線(xiàn)客戶(hù)采用我們的技術(shù)來(lái)優(yōu)化HetNet設計，以加速4.5G網(wǎng)絡(luò )的部署?！?/p>

　　Si538x時(shí)鐘專(zhuān)門(mén)針對為HetNet設備提供參考時(shí)鐘進(jìn)行了優(yōu)化。小型蜂窩網(wǎng)絡(luò )和DAS設備是“一體化”基站，需要為4G/LTE收發(fā)器、基帶處理和以太網(wǎng)/Wi-Fi連接提供參考時(shí)鐘。Si5386時(shí)鐘的低相噪DSPLL以緊湊的單芯片設計取代了分立時(shí)鐘IC、VCXO和環(huán)路濾波器件。此外，Si5386時(shí)鐘集成了五個(gè)MultiSynth小數時(shí)鐘合成器，可以非常方便的提供以太網(wǎng)和基帶參考時(shí)鐘。這種現代化的單PLL+ MultiSynth架構設計，相對于依賴(lài)多個(gè)PLL和分立振蕩器的解決方案，提供了卓越的可靠性。

　　基帶單元具有復雜的時(shí)鐘要求，需要多個(gè)獨立時(shí)鐘域，包括用于CPRI到遠程無(wú)線(xiàn)電頭連接的時(shí)鐘域，用于基于以太網(wǎng)的eCPRI前傳網(wǎng)絡(luò )(包括eCPRI)的時(shí)鐘域和用于本地基帶處理的通用時(shí)鐘的時(shí)鐘域。Si5381/82時(shí)鐘集成了一個(gè)高速、低相噪DSPLL用于支持高達3GHz的無(wú)線(xiàn)頻率，并采用多個(gè)靈活的任意頻率DSPLL來(lái)提供以太網(wǎng)和通用時(shí)鐘。和Si5386一樣，Si5381/82器件不需要外部VCXO或振蕩器。所有PLL器件都集成在片內，并采用了節省空間的9mm x 9mm 64-LGA封裝。此外，Si538x時(shí)鐘支持無(wú)縫切換功能，這使得系統設計人員能夠輕松地在不同的時(shí)鐘輸入間切換并最大限度的減少輸出相位瞬變，確保下游PLL保持鎖定狀態(tài)。和Silicon Labs的其他時(shí)鐘產(chǎn)品一樣，Si538x器件可以使用Silicon Labs靈活的ClockBuilder Pro軟件進(jìn)行配置和定制。