基于FPGA自適應數字頻率計的設計

　　在電子工程，資源勘探，儀器儀表等相關(guān)應用中，頻率計是工程技術(shù)人員必不可少的測量工具。頻率測量也是電子測量技術(shù)中最基本最常見(jiàn)的測量之一。不少物理量的測量，如轉速、振動(dòng)頻率等的測量都涉及到或可以轉化為頻率的測量。目前，市場(chǎng)上有各種多功能、高精度、高頻率的數字頻率計，但價(jià)格不菲。為適應實(shí)際工作的需要，本文在簡(jiǎn)述頻率測量的基本原理和方法的基礎上，提供一種基于FPGA的數字頻率計的設計和實(shí)現過(guò)程，本方案不但切實(shí)可行，而且具有成本低廉、小巧輕便、便于攜帶等特點(diǎn)。

　　1 數字頻率測量原理和方法及本系統硬件框架

　　數字頻率計是直接用十進(jìn)制數字來(lái)顯示被測信號頻率的一種測量裝置。它不僅可以測量正弦波、方波、三角波和尖脈沖信號的頻率。而且還可以測量它們的周期。數字頻率計在測量其他物理量如轉速、振動(dòng)頻率等方面也獲得廣泛應用。

　　1.1 數字頻率的測頻原理和方法

　　眾所周知，所謂“頻率”就是周期性信號在單位時(shí)間(1s)內變化的次數。若在一定時(shí)間間隔T內測得這個(gè)周期性信號的重復變化次數N，則其頻率可衰示為f=N/T 。

　　數字頻率計測頻率的原理框圖可示如圖1(a)。其中脈沖形成電路的作用是：將被測信號變成脈沖信號，其重復頻率等于被測頻率fx。時(shí)間基準信號發(fā)生器提供標準的時(shí)間脈沖信號、若其周期為1s。則門(mén)控電路的輸出信號持續時(shí)間亦準確地等于1s。閘門(mén)電路由標準秒信號進(jìn)行控制，當秒信號來(lái)到時(shí)，閘門(mén)開(kāi)通.被測脈沖信號通過(guò)閘門(mén)送到計數譯碼顯示電路。秒信號結束時(shí)閘門(mén)關(guān)閉，計數器停止計數，各點(diǎn)的波形如圖1(b)所示。由于計數器計得的脈沖數N是在1秒時(shí)間內的累計數 所以被測頻率fx=NHz。

　　目前，有三種常用的數字頻率測量方法：直接測量法(以下稱(chēng)M法)、周期測量法(以下稱(chēng)T法)和綜合測量法(以下稱(chēng)M/T法)。M法是在給定的閘門(mén)時(shí)間內測量被測信號的脈沖個(gè)數，進(jìn)行換算得出被測信號的頻率。T法是通過(guò)測量被測信號一個(gè)周期時(shí)間計時(shí)信號的脈沖個(gè)數，然后換算出被測信號的頻率。這兩種測量法的精度都與被測信號有關(guān)，因而它們屬于非等精度測量法。而M/T法設實(shí)際閘門(mén)時(shí)間為t，被測信號周期數為Nx，則它通過(guò)測量被測信號數個(gè)周期的時(shí)間，然后換算得出被測信號的頻率，克服了測量精度對被測信號的依賴(lài)性。M/T法的核心思想是通過(guò)閘門(mén)信號與被測信號同步，將閘門(mén)時(shí)間t控制為被測信號周期長(cháng)度的整數倍。測量時(shí)，先打開(kāi)預置閘門(mén)，當檢測到被測閘門(mén)關(guān)閉時(shí)，標準信號并不立即停止計數，而是等檢測到的被測信號脈沖到達是才停止，完成被測信號的整數個(gè)周期的測量。測量的實(shí)際閘門(mén)時(shí)間與預置閘門(mén)時(shí)間可能不完全相同，但最大差值不超過(guò)被測信號的一個(gè)周期。

　　1.2 系統的硬件框架設計

　　本系統由脈沖輸入電路、整形電路、核心控制電路(由FPGA構成)和輸出顯示電路組成，如圖2所示。

　　控制的核心芯片是FPGA，它由兩大功能模塊組成：(1)頻率計數模塊，包含兩個(gè)部分，選通時(shí)間控制部分，可改變選通時(shí)間;計數部分，根據選通時(shí)間的長(cháng)短對被測信號正脈沖進(jìn)行計數;(2)掃描顯示模塊，對計數的結果進(jìn)行掃描顯示，從而完成整個(gè)測頻率的過(guò)程。外圍的電路相對簡(jiǎn)單，只有信號輸入整形電路和數碼管顯示電路。

　　系統的工作原理是，被測信號經(jīng)整形生成矩形波輸入到控制核心芯片FPGA的計數模塊，計數模塊根據所提供的矩形波上升沿計數，計數時(shí)間則由選通時(shí)間控制部分決定，根據頻率所處的范圍來(lái)決定檔位;將計數的結果給顯示電路，通過(guò)掃描，在數碼管上顯示頻率的大小。

　　整形電路是將待測信號整形變成計數器所要求的脈沖信號。電路形式采用由555定時(shí)器所構成的施密特觸發(fā)器。若待測信號為正弦波，輸入整形電路，設置分析為瞬態(tài)分析，啟動(dòng)電路，其輸入、輸出波形如圖1(b)所示。由圖可見(jiàn)輸出為方波，二者頻率相同，頻率計測得方波的頻率即為正弦波的頻率。

　　2 基于FPGA的系統設計

　　2.1 EDA技術(shù)和VHDL語(yǔ)言的特點(diǎn)

　　EDA(電子設計自動(dòng)化)代表了當今電子設計技術(shù)的最新發(fā)展方向，它的基本特征是：設計人員按照“自頂向下”(Top Down)的設計方法，對整個(gè)系統進(jìn)行方案設計和功能劃分，系統的關(guān)鍵電路用一片或幾片專(zhuān)用集成電路(ASIC)實(shí)現，然后采用硬件描述語(yǔ)言(HDL)完成系統行為級設計，最后通過(guò)綜合器和適配器生成最終目標器件。FPGA可以通過(guò)軟件編程對目標器件的結構和工作方式進(jìn)行重構，能隨時(shí)對設計進(jìn)行調整，具有集成度高、結構靈活、開(kāi)發(fā)周期短、快速可靠性高等特點(diǎn)，數字設計在其中快速發(fā)展，應用這種技術(shù)可使設計過(guò)程大大簡(jiǎn)化。VHDL語(yǔ)言最大的特點(diǎn)是描述能力極強，可以覆蓋邏輯設計的諸多領(lǐng)域和層次，并支持眾多的硬件模型。其特點(diǎn)包括：

　　(1)設計技術(shù)齊全，方法靈活，支持廣泛;

　　(2)系統硬件描述能力強;

　　(3)VHDL語(yǔ)言可以與工藝無(wú)關(guān)地進(jìn)行編程;

　　(4)VHDL語(yǔ)言標準、規范，易于共享和重用。

　　2.2 系統設計

　　設計采用實(shí)驗教學(xué)中常用的altera公司的FLEX10K10系列芯片，該芯片的反應時(shí)間可達ns級，頻率計的測頻范圍可為1Hz～999MHz。系統在兼顧測量精度和測量反應時(shí)間的基礎上，實(shí)現了量程的自動(dòng)轉換，測量可以全自動(dòng)地進(jìn)行。其控制和邏輯電路是基于quartus II和VHDL語(yǔ)言進(jìn)行設計，外部電路相當簡(jiǎn)單。圖3是本設計的頂層示意圖。設計主要由分頻模塊、控制模塊、鎖存模塊等共七個(gè)模塊組成。脈沖信號由fsin引腳輸入到cntrl模塊，由clr引腳和fdiv輸出信號q共同決定fsin的有效性，并由cntd實(shí)現自適應控制，當fsin的頻率高出或低于某個(gè)量程，cntrl模塊會(huì )根據具體的值選擇相應合適的量程(本設計共有分為1~9999Hz、10~99.99kHz、100~999.9kHz、1M~999M等四個(gè)量程)。再經(jīng)由lock鎖存之后，由dspnum選擇具體的通路，由dspsel和disp實(shí)現動(dòng)態(tài)掃描顯示，掃描顯示模塊有dspsel控制七段數碼管的片選信號，間鎖存保存的BCD碼數據動(dòng)態(tài)掃描譯碼，以十進(jìn)制形式顯示。以上的各功能模塊都是在FLEX10K10中，用VHDL予以實(shí)現的，較之以往的傳統型電路更為簡(jiǎn)單，更易于實(shí)現頻率計的小型化、微型化甚至芯片化設計。

　　頂層示意圖中的各模塊用VHDL語(yǔ)言生成后，再生成圖3所示的示意圖，經(jīng)編譯鏈接之后就可以下載到系統中。再在外部擴展信號采集和相應的數碼顯示電路，就可以完成一個(gè)相對簡(jiǎn)單的數字頻率計。圖4是系統的整體框圖。

　　信號從被測信號輸入處輸入到波形整形電路后，經(jīng)過(guò)FPGA算法處理，再由數字顯示部分輸出。在數字顯示部分根據不同的檔位，可以把相應的單位加入即可，人一檔時(shí)單位為Hz，二檔時(shí)為kHz，其余類(lèi)推。

　　此外，在硬件電路設計時(shí)，應注意FPGA的接口部分，包括電平轉換、標準CPU接口等等。比如FPGA器件的I/O電壓不能達到TTL電平，則需要添加必要的電平轉換芯片，即通常指的Transceiver。又如，驅動(dòng)LED等功能的需要是經(jīng)常遇到的，但FPGA器件的驅動(dòng)能力不一定能夠滿(mǎn)足需要，因此提供驅動(dòng)能力也是設計時(shí)需要考慮的問(wèn)題之一。同時(shí)，時(shí)鐘設計是FPGA設計的核心問(wèn)題之一，時(shí)鐘系統的不穩定和不合理，往往不能發(fā)揮器件的全部功能和潛力，嚴重時(shí)還會(huì )導致系統失敗。對于多時(shí)鐘、多速率系統，如何做到全局同步設計、保證時(shí)延特性、達到設計速率等，對系統成功都是極為關(guān)鍵的。

　　3 結束語(yǔ)

　　本文在介紹了頻率計的基本原理的基礎上，闡述了如何基于FPGA設計和實(shí)現自適應頻率計的設計，并且給出了完整的設計過(guò)程，以及針對設計中應該注意的問(wèn)題加以說(shuō)明。其外，如果使用更高頻率的FPGA芯片，頻率計的量程上限可以進(jìn)一步的提高。