SDRAM控制器的設計與VHDL實(shí)現

在高速實(shí)時(shí)或者非實(shí)時(shí)信號處理系統當中，使用大容量存儲器實(shí)現數據緩存是一個(gè)必不可少的環(huán)節, 也是系統實(shí)現中的重點(diǎn)和難點(diǎn)之一。SDRAM(同步動(dòng)態(tài)隨機訪(fǎng)問(wèn)存儲器)具有價(jià)格低廉、密度高、數據讀寫(xiě)速度快的優(yōu)點(diǎn)，從而成為數據緩存的首選存儲介質(zhì)。但是SDRAM存儲體結構與RAM有較大差異，其控制時(shí)序和機制也較復雜，限制了SDRAM的使用。目前，雖然一些通用微處理器提供了和SDRAM的透明接口，但其可擴展性和靈活性不夠，難以滿(mǎn)足現實(shí)系統的要求，限制了SDRAM的使用。

在詳細閱讀SDRAM數據文檔的前提下，參考ALTERA公司的IP core，利用可編程器件(CPLD，FPGA)設計了一種通用的SDRAM控制器。它具有很高的靈活性，可以方便地和其它數據緩存接口電路進(jìn)行連接，被成功地應用在無(wú)線(xiàn)中頻數據采集分析系統中，如圖1所示。在該系統中，以SDRAM存儲陣列緩存中頻來(lái)的高速數據。存滿(mǎn)后，數據被慢速讀出至數據處理模塊。下面將對SDRAM控制模塊的設計進(jìn)行詳細的描述。

1 SDRAM內存條的結構

SDRAM內存條由SDRAM內存芯片構成，根據內存條的容量大小決定內存條上內存芯片的個(gè)數?，F以MICRON公司生產(chǎn)的MIT16LSDT6464A型SDRAM內存條為例，簡(jiǎn)要介紹SDRAM的結構。

MIT16LSDT6464A內存條容量為512M Byte，由16片容量為32M Byte的內存芯片MT48LC32M8A2構成。16片內存芯片被分為兩組，每個(gè)芯片的數據位寬為8bit。8片一組，64bit數據寬度。每個(gè)內存芯片的數據線(xiàn)和控制線(xiàn)均是復用的。對內存條的讀寫(xiě)操作，是以?xún)却嫘酒M為單位的，通過(guò)內存條的片選信號S0、S1、S2、S3決定組號。S0、S2控制芯片組1，S1、S3控制芯片組2。

SDRAM內存芯片的主要信號有控制信號、地址信號、數據信號，均為工作時(shí)鐘同步輸入、輸出信號。

控制信號主要有：CS(片選信號)，CKE(時(shí)鐘使能信號)，DQM(輸入、輸出使能信號)，CAS、RAS、WE(讀寫(xiě)控制命令字)。通過(guò)CAS、RAS、WE的各種邏輯組合，可產(chǎn)生各種控制命令(見(jiàn)表1)。

　 地址信號有：BA0和BA1頁(yè)地址選擇信號，A0～A12地址信號，行、列地址選擇信號。通過(guò)分時(shí)復用決定地址是行地址還是列地址。在讀寫(xiě)操作中，在地址線(xiàn)上依次給出頁(yè)地址、行地址、列地址，最終確定存儲單元地址。
數據信號有：DQ0～DQ7，雙向數據。其使能受DQM控制。
SDRAM的工作模式通過(guò)LOAD MODE REGISTER命令對工作模式寄存器進(jìn)行設置來(lái)選擇。設置參量(見(jiàn)表2)有Reserved(備用的人)Write Burst Mode(WB，寫(xiě)突發(fā)模式)、Operation Mode(Op Mode,工作模式)、CAS Latency(CAS延遲)、Burst Type(BT，突發(fā)類(lèi)型)、Burst Length(突發(fā)長(cháng)度)。


2 SDRAM的基本讀寫(xiě)操作

SDRAM的基本讀操作需要控制線(xiàn)和地址線(xiàn)相配合地發(fā)出一系列命令來(lái)完成。先發(fā)出BANK激活命令(ACTIVE)，并鎖存相應的BANK地址(BA0、BA1給出)和行地址(A0～A12給出)。BANK激活命令后必須等待大于tRCD(SDRAM的RAS到CAS的延遲指標)時(shí)間后，發(fā)出讀命令字。CL(CAS延遲值)個(gè)工作時(shí)鐘后，讀出數據依次出現在數據總線(xiàn)上。在讀操作的最后，要向SDRAM發(fā)出預充電(PRECHARGE)命令，以關(guān)閉已經(jīng)激活的頁(yè)。等待tRP時(shí)間(PRECHARGE命令后，相隔tRP時(shí)間，才可再次訪(fǎng)問(wèn)該行)后，可以開(kāi)始下一次的讀、寫(xiě)操作。SDRAM的讀操作只有突發(fā)模式(Burst Mode)，突發(fā)長(cháng)度為1、2、4、8可選。

SDRAM的基本寫(xiě)操作也需要控制線(xiàn)和地址線(xiàn)相配合地發(fā)出一系列命令來(lái)完成。先發(fā)出BANK激活命令(ACTIVE)，并鎖存相應的BANK地址(BA0、BA1給出)和行地址(A0～A12給出)。BANK激活命令后必須等待大于tRCD的時(shí)間后，發(fā)出寫(xiě)命令字。寫(xiě)命令可以立即寫(xiě)入，需寫(xiě)入數據依次送到DQ(數據線(xiàn))上。在最后一個(gè)數據寫(xiě)入后延遲tWR時(shí)間，發(fā)出預充電命令，關(guān)閉已經(jīng)激活的頁(yè)。等待tRP時(shí)間后，可以展開(kāi)下一次操作。寫(xiě)操作可以有突發(fā)寫(xiě)和非突發(fā)寫(xiě)兩種。突發(fā)長(cháng)度同讀操作。

tRCD、tRP、tWR的具體要求，詳見(jiàn)SDRAM廠(chǎng)家提供的數據手冊。所等待的工作時(shí)鐘個(gè)數由tRCD、tRP、tWR的最小值和工作時(shí)鐘周期共同決定。

由以上介紹可以得出，SDRAM的讀、寫(xiě)操作均由一系列命令組成，因此讀、寫(xiě)操作是有時(shí)鐘損耗的，工作時(shí)鐘速率不等于SDRAM能達到的讀、寫(xiě)速率。但是由于SDRAM有突發(fā)讀、寫(xiě)模式，也就是說(shuō)可以讀出和寫(xiě)入一串地址連續的數據，從而提高了效率。當突發(fā)長(cháng)度為整頁(yè)時(shí)，讀、寫(xiě)速度達到最快。隨機讀、寫(xiě)速度的計算公式為：

fwrite/read=工作時(shí)鐘頻率(Hz)×數據寬度(bytes)×突發(fā)讀寫(xiě)長(cháng)度/操作所需的時(shí)鐘數

為了提高存儲密度，SDRAM采用硅片電容存儲信息。電容總會(huì )有漏電流流過(guò)，所以為了不使信息丟失，必須定期地給電容刷新充電。外部控制邏輯必須按要求定期向內存條發(fā)出刷新命令，保證在規定的時(shí)間內對每一個(gè)單元都進(jìn)行刷新。

3 初始化操作

SDRAM在上電以后必須對其進(jìn)行初始化操作，具體操作如下：

(1)系統在上電后要等待100～200μs。在等待時(shí)間到了以后至少執行一條空操作或者指令禁止操作。
(2)對所有芯片執行PRECHARGE命令，完成預充電。
(3)向每組內存芯片發(fā)出兩條AUTO REFRESH命令，使SDRAM 芯片內部的刷新計數器可以進(jìn)入正常運行狀態(tài)。
(4)執行LOAD MODE REGISTER命令，完成對SDRAM工作模式的設定。

完成以上步驟后，SDRAM進(jìn)入正常工作狀態(tài)，等待控制器對其進(jìn)行讀、寫(xiě)和刷新等操作。

4 SDRAM控制器設計

4.1 功能說(shuō)明

在以SDRAM作為緩存的系統中，使用可編程器件對其進(jìn)行控制具有很強的靈活性。為了使設計具有模塊化和可重復使用的優(yōu)點(diǎn)，設計了一個(gè)簡(jiǎn)化的SDRAM接口電路。這樣就屏蔽掉了SDRAM操作的復雜性，而其它邏輯模塊可通過(guò)接口電路對SDRAM進(jìn)行訪(fǎng)問(wèn)。此外，由于整個(gè)SDRAM控制器用VHDL語(yǔ)言編寫(xiě)，只要對其進(jìn)行簡(jiǎn)單的修改就可以滿(mǎn)足不同的需求，具有很強的靈活性。

參照圖2，SDRAM控制器完成的主要功能是對CMD[2:0]的命令字和ADDR端的地址進(jìn)行解析，產(chǎn)生相應的SDRAM的控制時(shí)序。

CLK為輸入的工作時(shí)鐘端口。

ADDR為輸入地址端口?？刂破鲗⑵浣馕鰹閷钠x、頁(yè)以及行、列地址。以一條MIT16LSDT6464A內存條為例，其大小為512Mbyte(229 byte)。數據位寬為64bit(8byte)，則地址線(xiàn)ADDR應為26根?？梢赃@樣映射地址：ADDR[25]對應內存芯片組號；ADDR[24:23]對應頁(yè)號；ADDR[22:10]對應行號；ADDR[9:0]對應列號。

DATAIN為寫(xiě)入數據端口，64bit位寬。
DATAOUT為讀出數據端口，64bit位寬。

RD_OE為讀出數據使能端口，當其為1時(shí)，表示從下一個(gè)時(shí)鐘起，數據將依次出現在DATAOUT口上。
WR_OE為寫(xiě)入數據使能端口，當其為1時(shí)，寫(xiě)入數據應該依次出現在DATAIN口上。

CMD[2:0]為命令輸入端口，分別表示讀、寫(xiě)內存等操作，具體編碼見(jiàn)表3。其中，CMD ＝ “000”表示無(wú)操作，內存條交給控制器管理，定期完成刷新工作；REFRESH命令由外部邏輯指定待刷新的內存芯片組號，組號由ADDR的低位給出；LOAD_MODE命令執行內存條工作寄存器初始化工作，初始化值由DATAIN的低13位決定，內存芯片組號同樣由ADDR的低位給出；同理，ADDR的低位也決定了預充電操作所對應的內存芯片組號。
CMDACK為命令應答端口，表示命令已經(jīng)被執行，使外部邏輯可以向控制器發(fā)出下一個(gè)動(dòng)作。

4.2 狀態(tài)機

圖3是SDRAM控制器的狀態(tài)轉移圖。狀態(tài)圖中的各個(gè)狀態(tài)內均包含一系列的子狀態(tài)轉移(對SDRAM內存條發(fā)出連續命令)，每個(gè)子狀態(tài)完成一個(gè)功能操作。初始化操作包括前面介紹的內存條初始化全過(guò)程，工作寄存器的默認值在VHDL程序中指定。以后可以通過(guò)LOAD_MODE命令改變內存條的工作模式。初始化結束后，內存條進(jìn)入Idel狀態(tài)，刷新計數器開(kāi)始工作，控制器開(kāi)始響應外部邏輯的操作請求。

刷新計數器操作是一個(gè)獨立的進(jìn)程(process)。刷新計數器的初值由內存芯片要求、內存條個(gè)數和控制器工作頻率共同決定。例如，在本次設計中，所采用的MT48LC32M8A2內存芯片要求在64ms內至少刷新8196次。而MIT16LSDT6464A型內存條共有兩組內存芯片，也就是要求在64ms內要發(fā)出8196×2條自刷新(AUTO REFRESH)指令。系統工作時(shí)鐘為46.66MHz，因此控制單條MIT16LSDT6464A時(shí)，刷新計數器初值至多為(64ms/8196/2)×46.66MHz，即182。開(kāi)始工作后，每當刷新計數器值減為0，便依次向內存芯片組發(fā)出刷新命令，保證SDRAM中的數據不丟失。刷新請求是內部請求；讀和寫(xiě)操作是外部請求。在Idel狀態(tài)中有請求仲裁邏輯，當內部和外部請求同時(shí)出現時(shí)，優(yōu)先保證內部請求，狀態(tài)轉移至刷新操作。當刷新操作結束時(shí)，重新返回Idel狀態(tài)，開(kāi)始響應外部請求。響應外部請求后，應答信號CMDBAK出現正脈沖。它通知外部邏輯，請求已經(jīng)被響應，可以撤銷(xiāo)請求。在刷新操作狀態(tài)中，也有計數器計數，其大小等于控制器管理的內存芯片組號。記錄并判斷此次刷新操作所對應的內存芯片的組號，產(chǎn)生相應的片選信號。

響應讀、寫(xiě)請求后，狀態(tài)從Idel轉移到讀、寫(xiě)狀態(tài)。同時(shí)讀、寫(xiě)地址和寫(xiě)入的數據鎖存至控制器?？刂破饔勺x寫(xiě)地址解析出CS信號、頁(yè)地址、行地址、列地址。向內存條發(fā)出一系列命令(ACTIVE，READ/WRITE with AUTO PRECHARGE)，完成讀寫(xiě)操作。為了簡(jiǎn)化，此控制器向SDRAM發(fā)出的都是帶有AUTO PRECHARGE 的讀、寫(xiě)指令，然后由SDRAM內部邏輯自動(dòng)在讀、寫(xiě)過(guò)程末期發(fā)出PRECHARGE指令(在發(fā)READ/WRITE指令時(shí)，地址線(xiàn)A10賦值1，打開(kāi)AUTO PRECHARGE功能)。圖4和圖5分別是利用該控制器完成讀、寫(xiě)操作的時(shí)序圖。讀操作的CAS延遲為兩個(gè)時(shí)鐘。

該SDRAM控制器在中頻數據海量存儲系統中已得到應用。數據接收邏輯將接收到的中頻采樣數據整理后(拼接成64bit),通過(guò)SDRAM控制器存入SDRAM陣列。存滿(mǎn)后，數據輸出邏輯將中頻數據通過(guò)SDRAM控制器從內存條中取出，傳輸至上位機。其VHDL代碼在A(yíng)TERA公司的FPGA——EP1C6Q240中通過(guò)了QuartusII的仿真、綜合和布局、布線(xiàn)。占用499個(gè)logic cell，消耗了8％的邏輯資源。留有豐富的資源可提供給其它邏輯單元使用。

上面介紹了SDRAM的基本工作原理和一種簡(jiǎn)單的通用SDRAM控制器的實(shí)現。SDRAM的控制機制比較復雜，具有多種突發(fā)讀、寫(xiě)方式和工作模式(詳細內容請參考SDRAM的數據手冊)。但是，可以根據實(shí)際應用，實(shí)現其中的一個(gè)子集(基本讀、寫(xiě)、刷新操作)來(lái)滿(mǎn)足實(shí)際系統的需要。用SDRAM實(shí)現大容量的高速數據緩存具有明顯的優(yōu)勢，使用可編程器件實(shí)現SDRAM控制器則使之具有更高的靈活性，其應用前景廣闊。