802.11b中卷積碼和Viterbi譯碼的FPGA設計實(shí)現
卷積碼是一種重要的信道糾錯編碼方式,其糾錯性能通常優(yōu)于分組碼,目前(2,1,6)卷積碼已廣泛應用于無(wú)線(xiàn)通信系統中,Viterbi譯碼算法能最大限度地發(fā)揮卷積碼的糾錯性能。闡述了802.11b中卷積碼的編碼及其Viterbi譯碼方法,給出了編譯碼器的設計方法,并利用Verilog HDL硬件描述語(yǔ)言完成編譯碼器的FPGA實(shí)現。使用邏輯分析儀,在EP2C5T144C8芯片上完成了編譯碼器的硬件調試。
802_11b中卷積碼和Viterbi譯碼的FPGA設計實(shí)現.pdf
評論