可進(jìn)化芯片的FPGA接口設計與實(shí)現

針對FPGA IP核在可進(jìn)化可編程系統芯片(SoPC)中嵌入時(shí)存在FPGA IP核端口時(shí)序控制和位流下載的問(wèn)題，實(shí)現一種適用于可進(jìn)化SoPC芯片的FPGA接口。該FPGA接口使用異步FIFO、雙口RAM的結構和可擴展的讀/寫(xiě)命令傳輸方式來(lái)實(shí)現FPGA IP核與系統的異步通信。嵌入式CPU可以通過(guò)FPGA接口實(shí)現FPGA IP核的片內位流配置。FPGA接口中的硬件隨機數發(fā)生器實(shí)現進(jìn)化算法的硬件加速。使用自動(dòng)驗證平臺與FPGA原型驗證平臺對FPGA接口進(jìn)行驗證來(lái)實(shí)現驗證的收斂。測試結果表明，FPGA接口成功實(shí)現了嵌入式CPU與FPGA IP核的通信，完成芯片內的進(jìn)化。

可進(jìn)化芯片的FPGA接口設計與實(shí)現.pdf