基于軟件無(wú)線(xiàn)電的通信系統試驗平臺的設計實(shí)現，軟硬件原理、架構

項目背景及可行性分析

1.項目名稱(chēng)、項目的主要內容及目前的進(jìn)展情況

項目題目：基于軟件無(wú)線(xiàn)電的通信系統試驗平臺

針對目前高校在通信原理課程教學(xué)中普遍缺少相應的實(shí)踐環(huán)節，從而導致學(xué)生對該課程的基本原理和基本概念理解困難。因此，本項目計劃設計一套通信原理實(shí)驗平臺，使學(xué)生在實(shí)踐過(guò)程中加深對課程的理解。本項目設計的目標：為高校提供一套適合本科生進(jìn)行通信原理實(shí)驗且價(jià)格低廉能夠大面積推廣的通信原理綜合實(shí)驗平臺。學(xué)習通信原理課程的本科生可以利用本系統進(jìn)行通信實(shí)驗，對課程學(xué)習中遇到的原理和概念加深理解。另外，本系統將提供一個(gè)開(kāi)放接口，可以使學(xué)生利用本系統對通信原理進(jìn)行深入的研究，實(shí)現更復雜的算法。

本項目為一個(gè)基于 DSP 和 FPGA 的軟件無(wú)線(xiàn)電實(shí)驗平臺。是由可編程器件 DSP 和可重構邏輯器件 FPGA 搭建而成的，可提供了一個(gè)良好的數字無(wú)線(xiàn)通信環(huán)境，可以將多種調制解調算法在實(shí)驗平臺上實(shí)現，并能實(shí)現多種模式之間的切換。為學(xué)生可能通過(guò)自主編程來(lái)實(shí)現通信系統的相關(guān)功能，有助于學(xué)習和鞏固相關(guān)知識。

本項目正處于需求理解和分析階段。結合我們自身的學(xué)習經(jīng)驗以及走訪(fǎng)相關(guān)教師，了解通信原理課程對本實(shí)驗平臺的要求，為下一階段的概要設計提供基礎。

2.項目關(guān)鍵技術(shù)及創(chuàng )新點(diǎn)的論述

本項目利用軟件無(wú)線(xiàn)電的設計思想，在一套硬件系統上完成多種調制解調、信道編解碼等不同通信體制的實(shí)驗。采用模塊化設計方法，通過(guò)對模塊的靈活配置實(shí)現不同的通信系統原型。

本項目的創(chuàng )新點(diǎn)主要體現在：

1. 采用軟件無(wú)線(xiàn)電的設計思想，減少了硬件開(kāi)銷(xiāo)，降低了設備成本。其充分利用了FPGA的靈活性和通用性來(lái)實(shí)現無(wú)線(xiàn)電系統的可重新編程和可重構等特點(diǎn)，降低了平臺搭建及操作的復雜性，較容易被學(xué)生所理解和進(jìn)一步進(jìn)行功能重構和拓展。即在一個(gè)精簡(jiǎn)的平臺下即可實(shí)現軟件無(wú)線(xiàn)電的基本概念。硬件投入小，實(shí)現較多功能。
2. 采用模塊化的設計方法，將一個(gè)通信系統按信號流方向分解為幾個(gè)模塊，如編碼模塊、調制模塊、波形成型模塊等。即可對各模塊單獨進(jìn)行演示和驗證。也可通過(guò)對各模塊的選擇，搭建成不同體制的通信系統。
3. 提供開(kāi)放的接口，可以方便學(xué)生利用本實(shí)驗平臺展開(kāi)對通信系統的進(jìn)一步研究。學(xué)生可設計自己的模塊來(lái)替代實(shí)驗平臺提供的現成模塊，實(shí)現自己的想法。

3.技術(shù)成熟性和可靠性論述

隨著(zhù)技術(shù)的變化和應用的擴展，在軟件無(wú)線(xiàn)電系統中采用 DSP 和 FPGA 的數字信號處理系統顯示出其優(yōu)越性，正愈來(lái)愈受到人們的重視。目前通用的 DSP 已能滿(mǎn)足算法控制結構復雜、運算速度高、尋址方式靈活和通信性能強大等需求，但是對于運算結構相對比較簡(jiǎn)單的底層信號處理算法則顯示不出其優(yōu)點(diǎn)，適合采用 FPGA 硬件來(lái)實(shí)現。因此，采用 DSP 和 FPGA 的數字信號處理系統可以把兩者的優(yōu)點(diǎn)結合在一起，兼顧速度和靈活性，既能滿(mǎn)足底層信號處理需求，又能滿(mǎn)足高層信號處理需求。

DSP 和 FPGA 系統最大的優(yōu)點(diǎn)是結構靈活，有很強的通用性，適合于模塊化標準化設計，從而能夠提高算法效率；同時(shí)其開(kāi)發(fā)周期較短，系統容易維護和擴展，適合實(shí)時(shí)信號處理。

綜合以上分析，本項目計劃設計一套完整的基于FPGA+DSP的通信系統實(shí)驗平臺是可行的.

項目實(shí)施方案

1.方案基本功能框圖及描述

軟件無(wú)線(xiàn)電的基本思想是：構造一個(gè)具有開(kāi)放性、標準化、模塊化的通用硬件平臺，將各種功能，如工作頻段、調制解調類(lèi)型、數據格式、加密模式、通信協(xié)議等用軟件來(lái)完成，并使寬帶 A/D和 D/A轉換器盡可能靠近天線(xiàn)，以研制出具有高度靈活性、開(kāi)放性的新一代無(wú)線(xiàn)通信系統。理想軟件無(wú)線(xiàn)電的組成結構如下圖所示。

圖一 軟件無(wú)線(xiàn)電模型

本項目為一個(gè)基于 DSP 和 FPGA 的軟件無(wú)線(xiàn)電實(shí)驗平臺.是由可編程器件 DSP 和可重構邏輯器件 FPGA 搭建而成的，可提供了一個(gè)良好的數字無(wú)線(xiàn)通信環(huán)境,可以將多種調制解調算法在實(shí)驗平臺上實(shí)現，并能實(shí)現多種模式之間的切換，即通信模式之間的可重構操作。為學(xué)生可能過(guò)自主編程來(lái)實(shí)現無(wú)線(xiàn)電系統的相關(guān)功能,有助于學(xué)習和鞏固相關(guān)知識.

本實(shí)驗平臺的硬件系統框圖見(jiàn)下圖:

圖二 DSP和 FPGA 硬件系統框圖

軟件無(wú)線(xiàn)電系統中的各種信號處理算法是基于 DSP 和 FPGA 的通用硬件平臺來(lái)實(shí)現的；而在軟件方面，為了以盡可能少的資源實(shí)現各種算法，我們將各種工作模式采用統一的實(shí)現結構，其實(shí)現流程如圖三和圖四所示。首先信息數據接口進(jìn)入 DSP 進(jìn)行信源預處理，包括所需的各種編碼、交織和擾碼等；然后信息送 FPGA完成相位調制和 DDS 以獲得所需的調制輸出，接收端經(jīng)寬帶 A/D 采樣后的數據送 FPGA 完成數字下變頻，然后數據送 DSP 完成基帶碼流的處理，包括同步提取、基帶解調和譯碼、去交織、解擾等，同時(shí) DSP 還將相位誤差信號送 FPGA 以控制DDC。因此，不同的工作模式對應的只是軟件算法的不同。

圖三 不同模式信號發(fā)送處理軟件統一實(shí)現流程

圖四 不同模式信號接收處理軟件統一實(shí)現流程

2. 方案實(shí)施過(guò)程中需要開(kāi)發(fā)的模塊

本平臺中DSP 和 FPGA 硬件系統在軟件無(wú)線(xiàn)電中的應用，按功能劃分，其模塊化，標準化的硬件接口如下圖所示，各功能單元的主要功能有:

1. 配置數據及程序數據存儲單元(SRAM、EPROM);
2. 數字信號處理單元(DSP);
3. 配置硬件單元(FPGA);
4. 數據接口單元(高速 AD、DA、濾波器);
5. 數字接口單元;
6. 控制接口單元.

DSP 和 FPGA實(shí)驗平臺軟件部分,即實(shí)驗平臺中信號處理模塊的算法,是根據具體的調制解調方式來(lái)確定的，由于本系統采用通用的可編程硬件平臺實(shí)現，要增加新的信號處理方式而無(wú)須改變系統的硬件結構，只要將軟件算法重新下載到硬件系統中即可；同時(shí)控制邏輯也可以通過(guò)編寫(xiě)軟件的方式來(lái)實(shí)現，系統的控制十分自由。這些都充分體現了軟件無(wú)線(xiàn)電系統特有的靈活性。

QPSK 和 MSK 是目前應用非常廣泛、具有典型代表性的兩種調制解調方式，下面以這兩種模式來(lái)討論是如何在 DSP 和 FPGA 實(shí)驗平臺上實(shí)現的。

1. QPSK在 DSP 和 FPGA 實(shí)驗平臺上實(shí)現的框圖如下圖所示。

(a) QPSK調制

(b) QPSK解調

圖五 QPSK調制解調原理框圖

QPSK 主要工作過(guò)程如下：在發(fā)送端，二進(jìn)制信息流首先進(jìn)行串并轉換，分成 I、Q兩路，完成信息編碼和相位映射，將信息映射到 QPSK相應的信號星座點(diǎn)上去，然后 I(t)和 Q(t)分別進(jìn)入乘法器，與載波發(fā)生器輸出的相互正交兩路載波相乘，完成兩個(gè)支路的 BPSK 調制，再將這兩支路送入加法器相加，完成 QPSK 調制過(guò)程；在接收端，已調的 QPSK 信號經(jīng)過(guò) A/D 采樣后，送入乘法器進(jìn)行相干解調，而后將信號送入兩個(gè)低通濾波器，濾掉高頻分量，濾出所需要的基帶信號，接著(zhù)對基帶信號進(jìn)行采樣判決和并串轉換，最后得到解調后恢復的信息碼流。

(2) MSK在 DSP 和 FPGA 實(shí)驗平臺上實(shí)現的框圖如下圖所示。

(a) MSK 調制

(b) MSK 解調

圖六 MSK 調制解調原理框圖

MSK 的工作過(guò)程如下: 在發(fā)送端，串并轉換后的二路并行雙極性不歸零碼，相互間錯開(kāi)一個(gè)碼元寬度 T，然后分別與周期為 4T 的正弦波和余弦波相乘進(jìn)行脈沖整形，最后和 QPSK 一樣調制輸出，這樣就保證了 MSK 信號是包絡(luò )恒定、相位連續和調制指數（0.5）最小的正交信號；在接收端，MSK 信號采用相干解調方式，這時(shí)可將 MSK 信號看成是采用正弦脈沖加權的 OQPSK 信號，同樣分成兩路來(lái)恢復信息，如圖六（b）所示。

由于我們采用統一的硬件平臺，軟件方面采用相同的實(shí)現流程，因此，模塊功能的切換僅對應于 DSP 中相關(guān)算法軟件的切換，這使模塊的功能多樣化成為可能。

以上是預期計劃中實(shí)現的基本模塊，在設計的實(shí)現過(guò)程中可能按照實(shí)際需要還要臨時(shí)添加一些需要模塊以及需要用到一些連接各模塊之間的連接和控制模塊。

3.需要的開(kāi)發(fā)平臺

根據計劃可以看出，本系統是用于大規模的數字信號處理，所以對FPGA的性能和資源的要求比較高，而且同時(shí)還需要高性能的A/D、D/A。所以目前我們暫時(shí)選定Spartan 3E初級板作為我們的實(shí)驗平臺,以及相關(guān)開(kāi)發(fā)環(huán)境ISE軟件及相關(guān)附帶仿真開(kāi)發(fā)軟件。

4.系統最終要達到的性能指標

本項目預期完成從硬件和軟件兩方面建立了完整的基于 DSP 和 FPGA 的軟件無(wú)線(xiàn)電平臺，使其可以完成不同調制方式通信,實(shí)現多模式數字調制解調的硬件實(shí)現結構、軟件實(shí)現結構和不同模式之間的切換等,使平臺可以充分體現了軟件無(wú)線(xiàn)電系統的靈活性、開(kāi)放性和兼容性等特點(diǎn)。