多路數字視頻光纖傳輸系統的設計，軟硬件架構

項目背景及可行性分析

1. 項目名稱(chēng)、項目的主要內容及目前的進(jìn)展情況

（1）項目名稱(chēng)：基于XC2VP30的多路數字視頻光纖傳輸系統的設計

（2）項目的主要內容：項目的內容是設計了一種多路數字視頻光纖傳輸系統，典型的設計是8路數字視頻的光纖傳輸，技術(shù)上主要的利用數據壓縮和時(shí)分復用技術(shù)實(shí)現多路數字視頻的實(shí)時(shí)傳輸，設計的內容主要包括A/D和D/A、并串/串并、視頻壓縮/解壓縮、信道編碼/解碼以及電光/光電五個(gè)部分，其中并串轉換、視頻壓縮解壓縮、信道編碼采用XC2VP30 FPGA芯片實(shí)現。項目在圖像遠傳領(lǐng)域有很好的應用價(jià)值。

（3）目前的進(jìn)展情況：方案論證已經(jīng)完成，軟件設計即將完成。

2. 項目關(guān)鍵技術(shù)及創(chuàng )新點(diǎn)的論述

（1）關(guān)鍵技術(shù)：本設計的關(guān)鍵部分在于采用FPGA技術(shù)實(shí)現視頻壓縮設計和線(xiàn)路碼編解碼設計。壓縮設計采用LZW算法實(shí)現，信道編碼利用XC2VP30的高速串行收發(fā)模塊將并行信號變?yōu)橐宦犯咚俅行盘?。LZW算法是一種無(wú)損壓縮算法，具有實(shí)時(shí)性、壓縮效率高的特點(diǎn)，可對不同的數據流進(jìn)行自適應壓縮。信道編碼及冰川轉換利用MGT實(shí)現，千兆位高速串行收發(fā)器（MGT）是嵌入在XC2VP30內的模塊，是可編程的全雙工高速串行收發(fā)器模塊，速率最高可達3.125Gb/s.用FPGA技術(shù)實(shí)現以上設計，除了滿(mǎn)足了新的帶寬需求和降低系統成本之外，還可極大的簡(jiǎn)化系統設計，提高系統的可擴展性、可升級能力。

（2）創(chuàng )新點(diǎn)：利用FPGA技術(shù)實(shí)現光纖傳輸系統的主要功能，不同于專(zhuān)用IC的創(chuàng )新點(diǎn)是

①充分利用了XC2VP30的技術(shù)特點(diǎn)，在實(shí)現高速的信息處理時(shí)，使系統的硬件設計最簡(jiǎn)單化。

②相對于市場(chǎng)上的大部分利用ASIC實(shí)現的光端機來(lái)講，具有價(jià)格上的優(yōu)勢。

③本系統采用了一種無(wú)損壓縮技術(shù)，在不損失傳輸質(zhì)量的條件下提高系統傳輸的容量。

④系統可以不斷在線(xiàn)升級，產(chǎn)品不斷優(yōu)化。

3. 技術(shù)成熟性和可靠性論述：

多路數字視頻光纖傳輸系統設計的關(guān)鍵技術(shù)是視頻數據壓縮解壓縮和線(xiàn)路碼編解碼。本設計采用的LZW壓縮算法是一種無(wú)損壓縮算法，該算法具有實(shí)時(shí)性，壓縮率高等特點(diǎn)，用FPGA實(shí)現數據的實(shí)時(shí)無(wú)損壓縮能夠將告訴信號變成緩變信號進(jìn)行傳輸，降低通信的信道容量，提高數據的可靠性。MGT模塊是嵌入在XC2VP30里的高速串行收發(fā)器，利用該模塊來(lái)進(jìn)行信道編解碼設計可以簡(jiǎn)化設計，降低成本，提高系統的可靠性。

項目實(shí)施方案

1.方案基本功能框圖及描述

系統工作原理：在發(fā)送端將攝像頭輸出的信號經(jīng)過(guò)調整后送入A/D，轉換后的數字信號送入并串模塊進(jìn)行一次復用，復用后的信號送入視頻壓縮模塊進(jìn)行數據壓縮，然后對壓縮后的數據進(jìn)行信道編碼，產(chǎn)生一路高速串行信號，最后進(jìn)行電光轉換將電信號轉換為光信號送入光纖。在接收端進(jìn)行相應的光電、解碼、解壓縮、串并和D/A變換后得到模擬視頻信號。

LZW壓縮算法原理：首先將FPGA初始化，當FPGA準備就緒后，在第一個(gè)時(shí)鐘脈沖上升沿到來(lái)時(shí)，向FIFO發(fā)出第一個(gè)讀信號，則FIFO輸出第一個(gè)字節待壓縮的數據到字符串表模塊，經(jīng)數據比較單元后，判斷接收到的數據是否在字符串表中，如果在，則把這個(gè)數據左移8位放在移位寄存器作為數據前綴，同時(shí)讀入下一個(gè)字節的數據，FPGA將移位寄存器中的前綴與這個(gè)字節的數據相加后組成新的字符串，再判斷這個(gè)新的字符串是否在字符串表中，如果不在，則將此新字符串添加到字符串表中，同時(shí)字符串表指針加1，然后將新字符串的前綴輸出；如果在，則將字符串表中索引號作為前綴，繼續接受下一字節，如此循環(huán)。2.需要的開(kāi)發(fā)平臺

1）實(shí)現本方案所需要的基本功能、功能、接口

所需FPGA：時(shí)鐘速率至少300MHz，DCM，塊RAM，高速串行收發(fā)器。

所需端口：XSGA視頻端口，FX2端口

所需擴展子板：VDEC1

2）所需要的目標FPGA開(kāi)發(fā)平臺，簡(jiǎn)述為什么需要此平臺

目標平臺為Virtex II Pro開(kāi)發(fā)平臺，原因如下：本項目是利用FPGA實(shí)現多路數字視頻信號的傳輸，在XC2VP30里實(shí)現視頻數據壓縮和高速并串轉化，系統實(shí)時(shí)性的特點(diǎn)，需要硬件處理的平臺具有較高的處理速度和豐富的邏輯資源，高速并串轉化需要FPGA芯片內嵌入MGT模塊，另外本設計還需要視頻端口和外部子板擴展接口，因此，選擇Virtex II Pro開(kāi)發(fā)平臺作為本設計的硬件平臺。

3）是否需要其它配套的開(kāi)發(fā)工具

是，需要視頻編解碼子板。

3.方案實(shí)施過(guò)程中需要開(kāi)發(fā)的模塊

在本方案中需要研制、開(kāi)發(fā)的功能主要模塊，以及開(kāi)發(fā)的方式：

主要模塊包括：視頻數據壓縮解壓縮，MGT，并串/串并。

4.系統最終要達到的性能指標

論述本項目最終完成時(shí)所設想達到的目標：實(shí)現8路視頻的實(shí)時(shí)傳輸。

需要的其它資源

1.設計輸入輸出功能子板

子板功能描述、接口說(shuō)明、時(shí)間、方式

VDEC1實(shí)現的功能是視頻編碼，FX2，2007.10

2.測試設備

列出在方案實(shí)施過(guò)程中所需要的測試設備(萬(wàn)用表、示波器、頻譜儀、邏輯分析儀等)

萬(wàn)用表、示波器、攝像頭、監視器等。

3.方針、開(kāi)發(fā)工具

列出在方案實(shí)施過(guò)程中所需要的仿真、開(kāi)發(fā)工具等。

ISE8.2、Modelsim6.1、Synplify Pro8.1等。