FPGA應用在列車(chē)閉塞控制系統提高系統集成與穩定性

列車(chē)運行控制系統主要是以對列車(chē)運行方向，運行間隔和運行速度進(jìn)行控制，使列車(chē)能夠安全運行且提高運行效率，列車(chē)運行控制系統地面設備和車(chē)站聯(lián)鎖設備主要實(shí)現聯(lián)鎖控制功能，并生成列車(chē)控制所需基礎數據，通過(guò)車(chē)地信息傳輸通道將地面控制信息傳送給列車(chē)，經(jīng)列車(chē)運行控制設備進(jìn)行處理后，生成列車(chē)速度控制曲線(xiàn)，監控列車(chē)安全，高速運行，列車(chē)控制系統以固定閉塞分區為基礎，分為分級速度列車(chē)運行控制系統設備，由地面設備及車(chē)載設備兩部分組成。地面設備由軌道電路，列車(chē)運行控制中心和維護系統三大部分構成。

車(chē)載部分由雙重結構組成安全型計算機接收地面傳輸的有關(guān)信息，計算并生成速度控制曲線(xiàn)，速度控制與列車(chē)速度比較，對超速列車(chē)實(shí)行制動(dòng)，列車(chē)運行控制中心對軌道電路參數計算形成線(xiàn)路參數，前方目標距離，允許行車(chē)速度等不同信息，經(jīng)調制及鋼軌連續傳輸發(fā)給列車(chē)。維護系統對地面設備實(shí)行遠程診斷與監測管理。

列車(chē)的開(kāi)環(huán)控制變?yōu)殚]環(huán)控制，實(shí)現了以車(chē)載設備為主的行車(chē)方式，通信信號一體化是現代鐵路重要發(fā)展趨勢，故障安全為最重要的技術(shù)條件；列控系統通常由地面控制中心或無(wú)線(xiàn)閉塞電路地面信號設備，車(chē)地傳輸設備和車(chē)載速度控制設備組成，用于控制列車(chē)運行速度保證行車(chē)安全和提高運輸能力的控制系統，列車(chē)的車(chē)載系統會(huì )適時(shí)將車(chē)載濾波器轉換到正確的頻率范圍上從而實(shí)現列車(chē)只接收正確的載波的數據幀，相應的濾波器以電路選擇方式實(shí)現以準備好對即將進(jìn)入區段的采用預定8種載頻之一進(jìn)行調制的安全數據幀接收和譯碼。

閉塞系統由軌旁盒與室內控制組成，軌旁盒是連接電氣與室內設備的中間設備，是軌道電路室外發(fā)送接收設備，系統核心是系統運行控制部分；其關(guān)鍵部分是放大濾波板，其實(shí)是把發(fā)生器發(fā)來(lái)的調制音頻電壓提升到所需要的電平，并通過(guò)帶通濾波器送到軌道饋入點(diǎn)，每種頻率都有自己的專(zhuān)用的放大濾波板。

發(fā)送濾波器輸入的信息：
FSK信號：由發(fā)送板送人，經(jīng)調制FSK方波信號，發(fā)送濾波器輸出的信息：
FSK正弦波信號，經(jīng)過(guò)電橋，送入方向轉換板，此信號是已經(jīng)放大和濾去高次諧波的相應頻率的正弦波。

模擬前端硬件
信號接收端由跟隨器，運算放大器以及ADC組成。將接收到的移頻信號進(jìn)行放大整形送入ADC進(jìn)行模數轉換，將數字信號送至下級的FPGA實(shí)現的高精度FIR濾波器。如圖1-1所示：

圖1-1.FPGA濾波器實(shí)現方法

由于帶通濾波器的指標比較高，若要實(shí)現相應的指標對于FIR濾波器的階數要求較高需要200階以上，如果采用傳統的濾波器實(shí)現方法，則需要耗費大量的邏輯資源和MAC乘累加單元，DFF寄存器需要幾K左右。如圖1-2所示，每一階則需要14bit的DFF資源乘上相應的階數會(huì )占用很大的邏輯資源，MAC也需要與階數相同，硬件是無(wú)法滿(mǎn)足的。

圖1-2.傳統濾波器實(shí)現方法

考慮到同創(chuàng )國芯芯片中已有的資源包括DRM嵌入式存儲器、APM MAC乘累加單元和CLM邏輯單元，以及芯片的性能。采用如圖1-1的實(shí)現方法，則可以節省大量的邏輯單元和MAC乘累加器。

通過(guò)FPGA實(shí)現DSP算法可以極大提高系統性能和降低設計復雜度，以數字FIR 為例，通過(guò)優(yōu)化設計DSP執行乘-累加MAC操作，順序執行N個(gè)MAC中每一個(gè)操作，因此可達到最大運行速度大約為Fclock/NHz,其中Fclock為DSP最高時(shí)鐘頻率，而使用FPGA可以全并行地實(shí)現濾波器，其中并行執行N個(gè)MAC操作（而不是順序執行）對于同樣的Fclock濾波器執行速度可以提高N倍。大多數DSP提供32位精度累加器用于保存MAC操作結果，而對于FPGA，理論上可以實(shí)現任意精度的操作，可以在10-16位寬度范圍內實(shí)現大部分濾波器功能。

使用FPGA在閉塞列控系統的優(yōu)勢非常明顯：

同創(chuàng )國芯TITAN@系列可編程邏輯器件采用了完全自主產(chǎn)權的體系結構和主流的40nm工藝。 PG系列產(chǎn)品包含創(chuàng )新的可配置邏輯單元（CLM）、專(zhuān)用存儲單元（DRM）、算術(shù)處理單元（APM）、多功能高性能I/O以及豐富的片上時(shí)鐘資源等模塊，為客戶(hù)提供高性能，大容量，差異化應用的FPGA產(chǎn)品。 我們創(chuàng )新的提出具有自主知識產(chǎn)權的邏輯架構“CLM”（Configurable Logic Module, 可配置邏輯模塊）-- 是TIIAN系列器件的基本邏輯單元，主要是由多功能LUT5，寄存器以及擴展功能選擇器等組成，CLM集成了專(zhuān)用電路實(shí)現4:1多路選擇器功能和快速算術(shù)進(jìn)位邏輯；擴展功能選擇器主要用于實(shí)現寬位查找表和輸出選擇功能. 這樣客戶(hù)在實(shí)現同級間邏輯級聯(lián)可以得到更高的速度；此外相鄰的兩個(gè)CLM之間還有一條基于LUT7的專(zhuān)用級聯(lián)鏈，用于組合生成LUT8。CLM的使用可通過(guò)關(guān)聯(lián)的綜合工具（Synplify Pro）和同創(chuàng )國芯電子有限公司的軟件Fabric Compiler來(lái)完成。CLM還可通過(guò)同創(chuàng )國芯軟件IP Compiler工具來(lái)構成分布式RAM IP.舉個(gè)例子，在SDH 應用領(lǐng)域為了實(shí)現SDH的嚴格同步時(shí)序需求，其支路單元TUPP 的管理指針為了適應多路同步數據就需要更多的邏輯資源去同步數據，勢必造成邏輯的大量耗費，而分布式RAM 可以使以上設計節省大量的資源。

使用FPGA 替代傳統分立器件和傳統DSP器件可以精簡(jiǎn)系統器件，降低EMI風(fēng)險及提高設計靈活性，而且設計資源可以重復利用提高設計資源的利用率，為企業(yè)降低資金投入。