為窄帶、高中頻、16位、250 MSPS接收機前端設計帶通濾波器的諧振匹配方法

圖1所示的電路是一款16位、250 MSPS、窄帶、高中頻接收機前端，其中在 ADL5565 差分放大器與AD9467 ADC之間提供最佳接口。

AD9467是一款緩沖輸入16位、200 MSPS或250 MSPS ADC，具有約75.5 dBFS的SNR性能和介于95 dBFS與98 dBFS之間的SFDR性能。由于具有高輸入帶寬、低失真和高輸出線(xiàn)性度，ADL5565差分放大器適合驅動(dòng)中頻采樣ADC。

本電路筆記介紹了如何設計接口電路和抗混疊濾波器才能在保持高性能的同時(shí)確保最低信號損耗的系統化過(guò)程。使用諧振匹配方法來(lái)設計最平坦的巴特沃茲四階帶通濾波器，中心頻率為200 MHz。

使用差分放大器來(lái)驅動(dòng)高速ADC的優(yōu)勢包括信號增益、隔離和ADC與源阻抗匹配。ADL5565允許6 dB、12 dB或15.5 dB的引腳綁定增益調整?；蛘?，通過(guò)對輸入應用兩個(gè)外部電阻，可在0 dB至15.5 dB范圍內實(shí)現更精細的增益步進(jìn)。此外，ADL5565具有高輸出線(xiàn)性度、低失真、低噪聲和寬輸入帶寬。3 dB帶寬為6 GHz，0.1 dB平坦度為1 GHz。ADL5565能實(shí)現大于50 dB的輸出三階交調截點(diǎn)(OIP3)。

為實(shí)現ADL5565和AD9467必須提供的最佳性能水平，必須嚴格遵循各數據手冊中指定的設計原則。部分設計準則包括正確匹配ADL5565的輸入和輸出阻抗以實(shí)現最低信號損耗和最佳線(xiàn)性度、抗混疊濾波器使用系統性設計以改善動(dòng)態(tài)范圍，以及源阻抗應匹配ADC輸入等等。

圖2顯示了建議ADL5565使用的輸入匹配網(wǎng)絡(luò )。ADL5565的輸入阻抗與增益相關(guān)，6 dB增益下的差分輸入阻抗為200 Ω，12 dB增益下為100 Ω，15.5 dB增益下為67 Ω。為使信號發(fā)生器的50 Ω源阻抗與ADL5565的輸入阻抗匹配，R1和R2必須加以選擇，使兩者之和與ADL5565的輸入阻抗ZI并聯(lián)后等于50 Ω。為維持差分電路內的平衡，R1必須等于R2。以下公式可用于計算必要的匹配電阻。

表1顯示了計算后的端接電阻和用于A(yíng)DL5565的不同增益設置的引腳配置。

圖2所示配置的替代方案是以阻抗轉換RF變壓器取代1:1巴倫ETC1-1-13。這樣可以無(wú)需使用R1和R2。6 dB增益配置可使用1:4變壓器，12 dB增益配置可使用1:2變壓器。此替代配置的優(yōu)點(diǎn)是元件數更少，信號損耗更低。不過(guò)應注意變壓器的帶寬。與1:1巴倫相比，阻抗轉換變壓器的帶寬更窄，插入損耗更高。

圖2顯示了使用巴倫或變壓器驅動(dòng)ADL5565的單端轉差分方法。此配置在某些應用中可能不可行或無(wú)必要。ADL5565的驅動(dòng)器接口具有靈活性，例如可以單端（圖示）或使用差分混頻器以差分方式來(lái)驅動(dòng)。有關(guān)不同輸入接口的詳情請參考ADL5565數據手冊.pdf。

ADL5565輸出負載匹配
ADL5565線(xiàn)性度性能已針對200 Ω輸出負載進(jìn)行了優(yōu)化。這是常見(jiàn)的輸出阻抗，用于與ADC接口和濾波器設計。在200 Ω的優(yōu)化輸出負載下，ADL5565在200 MHz時(shí)的輸出IP3為46 dBm。

如果200 Ω輸出負載不適合應用，可在A(yíng)DL5565的輸出負載與線(xiàn)性度性能之間權衡。圖3顯示了三階交調(IMD3)與常用輸出負載頻率的曲線(xiàn)圖。

AD9467源阻抗
AD9467在此電路中是ADC的理想之選，因為它是針對寬帶寬范圍內的高性能以及易用性進(jìn)行優(yōu)化的中頻采樣ADC。AD9467具有集成式緩沖器，用以對驅動(dòng)器放大器提供固定輸入阻抗。此輸入結構優(yōu)于使用直接耦合至采樣開(kāi)關(guān)的無(wú)緩沖前端的ADC。無(wú)緩沖ADC對驅動(dòng)放大器提供隨時(shí)間變化的輸入采樣保持阻抗。加入輸入緩沖器可放寬驅動(dòng)要求，但代價(jià)是功耗略高。AD9467的緩沖式源阻抗被建模為530 Ω電阻的固定阻抗，與3.5 pF電容并聯(lián)。

與ADC接口時(shí)，建議從530 Ω減去真實(shí)輸入阻抗，到達200 Ω至400 Ω范圍內的較低值。通過(guò)降低ADC的輸入阻抗，采樣保持結構引起的反沖可更快地穩定下來(lái)，從而提高線(xiàn)性度性能。不利的一面是輸入功率增加，因為驅動(dòng)滿(mǎn)量程ADC需要更高功率。在此電路示例中，AD9467的輸入阻抗降至200 Ω，以匹配ADL5565的輸出阻抗，并平衡線(xiàn)性度與ADC輸入功耗的關(guān)系。AD9467的輸入阻抗通過(guò)與ADC差分輸入并聯(lián)放置310 Ω電阻降至200 Ω。

抗混疊濾波器設計
ADC前方的抗混疊濾波器有助于減少無(wú)用奈奎斯特區中的信號成分和噪聲，從而避免造成帶內混疊、防止動(dòng)態(tài)性能降低?？够殳B濾波器通常用LC網(wǎng)絡(luò )設計而成，為獲得所需阻帶和通帶特性，源阻抗和負載阻抗必須選擇得當。例如，濾波器設計可使用Nuhertz Technologies提供的軟件或Agilent Technologies的高級設計系統(ADS)完成。

在圖1所示的電路中，使用ADS程序來(lái)設計四階最平坦（巴特沃茲）低通濾波器。圖4顯示了源阻抗與負載阻抗為200 Ω、3 dB截止頻率為300 MHz的低通濾波器設計。選擇200 Ω阻抗是因為它是驅動(dòng)器放大器和ADC的常用源阻抗與負載阻抗。首批元件是用于放寬驅動(dòng)器要求的串聯(lián)電感。

在圖1的最終優(yōu)化電路中，濾波器源阻抗約等于21.6 Ω；不過(guò)為設計濾波器的低通部分，選擇了200 Ω，因為整體濾波器最終是諧振帶通濾波器，更為重要的是，放大器和ADC必須接受正確的負載和源阻抗，以實(shí)現優(yōu)化的線(xiàn)性度性能。其結果是阻抗不匹配帶來(lái)了幅度損耗。

低通濾波器設計通過(guò)建立諧振進(jìn)行進(jìn)一步調諧，以在目標頻段內產(chǎn)生峰化。這樣就得到了高中頻下的窄帶、帶通濾波器。在A(yíng)DC差分輸入兩端放置電感可使ADC的輸入電容歸零，并建立峰化。圖5顯示了用于決定諧振電感值的計算。在A(yíng)D9467的3.5 pF源阻抗情況中，需要181 nH的并聯(lián)電感才能讓電容性電納歸零；結果僅剩RC并聯(lián)等效電阻中的高阻抗阻性部分。為計算選擇的諧振頻率為200 MHz。

測定性能
圖1顯示了最終電路配置。ADL5565的各輸出端以5.6 Ω填充，以提高驅動(dòng)器放大器的穩定性。建議的串聯(lián)電阻一般介于數歐姆至數十歐姆間。更大的電阻值可提高穩定性；但不利的一面是功率損耗，因為串聯(lián)電阻與ADC輸入端的阻抗一起形成了分壓器，導致信號衰減。

緊跟ADL5565輸出端串聯(lián)電阻的是1 nF隔直電容。其后是抗混疊濾波器，接著(zhù)是310 Ω并聯(lián)電阻，用以降低ADC的輸入阻抗。最后，15 Ω電阻與ADC輸入串聯(lián)，將內部開(kāi)關(guān)瞬變與濾波器和放大器隔離開(kāi)。

圖6和圖7顯示了所得抗混疊濾波器響應，1 dB帶寬為41 MHz，3 dB帶寬為89 MHz，以203 MHz中頻為中心。圖8顯示了圖1所示最終接收機電路的FFT頻譜，其中SNR為72.5 dBFS，SFDR性能接近90 dBc。

濾波器元件可使用ADS作為仿真工具進(jìn)一步調諧，以將諧振尖峰偏移至所需的中頻。例如，將抗混疊濾波器的并聯(lián)8.2 pF電容更改為10 pF，可將諧振尖峰降低至180 MHz。圖9至圖11顯示了此條件下的濾波器曲線(xiàn)和單頻FFT性能。

驅動(dòng)放大器和高速ADC具有許多組合；不過(guò)，為了獲得最佳性能，必須注意ADC驅動(dòng)放大器的輸入和輸出阻抗及ADC的輸入電抗。各器件均有自己的阻抗特性。圖1所示電路的常見(jiàn)變化是驅動(dòng)AD9467的 ADL5562（3.3 GHz帶寬），采用適合寬帶接收機應用的低通、抗混疊濾波器設計，如 電路筆記 CN-0227所述。

同樣，電路筆記 CN-0110 介紹如何使用ADL5562差分驅動(dòng)器放大器來(lái)驅動(dòng)高中頻交流耦合應用中的寬帶寬ADC，例如AD9445 。作為需要可變增益的替代器件，可用AD8375 可變增益放大器取代ADL5565。AD8375是一款數字控制、可變增益、寬帶寬放大器，可以在較寬的24 dB增益范圍內提供精密增益控制，分辨率為1 dB。AD8376是AD8375的雙通道版本。 電路筆記 CN-0002 介紹如何使用 AD8376 VGA來(lái)驅動(dòng)高中頻交流耦合應用中的寬帶寬ADC。

圖1所示電路使用AD9467評估板 (AD9467-250EBZ)來(lái)實(shí)現。AD9467評估板的底側包括ADL5562和用于四階濾波器的原型區域。ADL5562被ADL5565取代，因為這兩款ADC驅動(dòng)器引腳兼容。關(guān)于A(yíng)D9467-250EBZ板的原理圖、BOM和布局布線(xiàn)，請參閱用戶(hù)指南 UG-200 。表2顯示了為復制圖1所示電路而需對AD9467評估板做出的修改。

本電路使用修改的AD9467-250EBZ電路板和基于HSC-ADC-EVALCZ FPGA的數據采集板來(lái)運行測試。這兩片板具有對接高速連接器，可以快速完成設置并評估電路性能。修改的AD9467-250EBZ板包括本筆記所述的評估電路，HSC-ADC-EVALCZ 數據采集板與VisualAnalog評估軟件一起使用，此外還使用SPI控制器軟件來(lái)適當控制ADC并采集數據。

應用筆記AN-835 詳細說(shuō)明了如何設置硬件和軟件，以運行本電路筆記所述的測試。