基于A(yíng)DF4106的低相噪本振設計

可以得出鎖相環(huán)輸出頻率。其中，為壓控振蕩器的輸出頻率，P為雙模式前置分頻器的預設模式，B為二進(jìn)制的13位計數器預設分頻比，A為二進(jìn)制的6位計數器預設分頻比，為外部提供的參考頻率，R為參考頻率的分頻比。根據方案要求，ADF4106的各個(gè)參數設置為：P=16，B=33，A=12，R=10。三個(gè)控制寄存器初始化設置為R寄存器000028h，N寄存器002131h，F寄存器4008c2h，如表1所示。送數時(shí)序如圖3所示。

2.2 環(huán)路濾波器設計

　　鎖相環(huán)路濾波器電路是鎖相環(huán)電路中重要的一個(gè)部分，它的性能直接影響環(huán)路的穩定性、鎖相時(shí)間和鎖相輸出的相位噪聲、雜散指標等^[5]。本方案設計中的環(huán)路濾波器是用來(lái)將ADF4106充電泵輸出的鑒相電流轉換成驅動(dòng)壓控振蕩器的控制電壓，同時(shí)抑制高頻分量。在實(shí)際的電路實(shí)現中，由于鑒相頻率在鎖相環(huán)輸出上會(huì )產(chǎn)生寄生雜散，而二階環(huán)路一般不能濾除，所以采用三階低通濾波器，提高了對雜散頻率的抑制程度。因為相對于無(wú)源環(huán)路濾波器，有源環(huán)路濾波器電路復雜程度增加，同時(shí)噪聲也相對較高，所以通常設計中都是優(yōu)先選用無(wú)源環(huán)路濾波器。本方案利用ADI公司提供的PLL仿真軟件ADIsimPLL ver3.0設計三階無(wú)源環(huán)路濾波器，如圖4所示。電容C1的作用是將ADF4106電荷泵輸出的脈沖轉化成直流電壓，電容C2和電阻R1的目的是增加環(huán)路的穩定性，電阻R2和電容C3能夠抑制干擾紋波，同時(shí)濾除由鑒相頻率帶來(lái)的雜散分量。利用仿真獲得的三階無(wú)源濾波器圖形如圖5所示，仿真結果是理想值，經(jīng)過(guò)多次實(shí)際調試獲得最佳參數。

2.3 功率調理電路設計

　　因為測試儀器要求第二點(diǎn)頻本振的輸出功率范圍是10～12dBm。而測得壓控振蕩器經(jīng)過(guò)功分器輸出信號的功率是0.5dBm，所以需要設計功率調理電路對第二點(diǎn)頻本振的輸出功率進(jìn)行調整。功率調理電路包括放大器和數控衰減器。本設計選用ADI公司的放大器HMC313和數控衰減器HMC425LP3，通過(guò)送數控制HMC425LP3的衰減量，測得第二點(diǎn)頻本振的輸出功率是11dBm，送給HMC425LP3的數據是3Bh。

3 測試結果

　　根據本方案設計的低相噪點(diǎn)頻本振經(jīng)調試后滿(mǎn)足相噪指標和功率指標要求。圖6、圖7分別是用頻譜分析儀測得的1kHz、10kHz頻偏的相位噪聲。1kHz頻偏的相位噪聲是-110.98dBc/Hz，10kHz頻偏的相位噪聲是-119.63dBc/Hz。

4 結論

　　本文設計了一種基于鎖相環(huán)芯片ADF4106的低相噪本振源，通過(guò)對鎖相環(huán)路濾波器的優(yōu)化設計和實(shí)際調試，測得相位噪聲滿(mǎn)足設計指標要求，通過(guò)對輸出功率調理電路的設計、調試，使得本振輸出功率為11dBm，滿(mǎn)足設計指標10～12dBm的要求。本文設計的本振源已成功用于一款通信測試儀器中。

　　參考文獻：

　　[1]陶長(cháng)亞.基于HMC833LP6GE的寬帶本振源設計[J].電子產(chǎn)品世界,2016,331(23)：31-33.

　　[2]賴(lài)一成,宋亞梅.S波段低相噪振蕩器的設計[J].信息技術(shù),2013.2:140-145.

　　[3]李昂,于萌,朱康生.寬帶低相噪頻率綜合器設計與實(shí)現[J].電子科技,2015.28(7):54-59.

　　[4]梁劉永,張龍.X波段低相噪跳頻源的設計與實(shí)現[J].電子設計工程,2012,20(4):135-138.

　　[5]白居憲.低噪聲頻率合成[M].西安交通大學(xué)出版社,1994,10.

　　本文來(lái)源于《電子產(chǎn)品世界》2017年第6期第30頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。