<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 【E課堂】幾組實(shí)用FPGA原理設計圖

【E課堂】幾組實(shí)用FPGA原理設計圖

作者: 時(shí)間:2017-04-12 來(lái)源:網(wǎng)絡(luò ) 收藏

  (Field-Programmable Gate Array),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。的開(kāi)發(fā)相對于傳統PC、單片機的開(kāi)發(fā)有很大不同。以并行運算為主,以硬件描述語(yǔ)言來(lái)實(shí)現;相比于PC或單片機(無(wú)論是馮諾依曼結構還是哈佛結構)的順序操作有很大區別,也造成了FPGA開(kāi)發(fā)入門(mén)較難。

本文引用地址:http://dyxdggzs.com/article/201704/346504.htm

  時(shí)至今日,FPGA市場(chǎng)的主要業(yè)者僅剩數家,包括Altera、Xilinx(賽靈思,過(guò)去稱(chēng)為:智霖科技)、Actel、Atmel、Lattice、QuickLogic等,不過(guò)2007年11月QuickLogic也確定淡出FPGA市場(chǎng),并轉進(jìn)發(fā)展CSSP(CustomerSpecificStandardProduct)。下面給大家帶來(lái)了幾組原理圖設計:

  和晶振電路原理圖設計

  一個(gè)芯片,尤其是可編程芯片,通常在上電的瞬間需要一個(gè)短暫的時(shí)間進(jìn)行內部參數的初始化,這個(gè)時(shí)候芯片無(wú)法立即進(jìn)入工作狀態(tài)。通常稱(chēng)上電初始化這些工作為,完成這個(gè)功能的電路稱(chēng)之為電路。本FPGA 芯片使用的是低電平復位,支持上電復位和手動(dòng)復位,RESET 按下之后產(chǎn)生低電平。


  晶振電路原理圖設計

  晶振是為電路提供頻率基準的元器件,通常分成有源晶振和無(wú)源晶振兩個(gè)大類(lèi),無(wú)源晶振需要芯片內部有振蕩器,并且晶振的信號電壓根據起振電路而定,允許不同的電壓,但無(wú)源晶振通常信號質(zhì)量和精度較差,需要精確匹配外圍電路(電感、電容、電阻等),如需更換晶振時(shí)要同時(shí)更換外圍的電路。有源晶振不需要芯片的內部振蕩器,可以提供高精度的頻率基準,信號質(zhì)量也較無(wú)源晶振要好。本FPGA 芯片采用50MHZ 的有源貼片晶振作為芯片工作的時(shí)鐘輸入。


  按鍵開(kāi)關(guān)電路原理圖設計

  最小系統板上使用的四腿按鍵實(shí)際上是分兩組,每組中的兩個(gè)是相通的,而兩組直接是通過(guò)上面的按鈕來(lái)控制通斷狀態(tài)的。簡(jiǎn)單理解成開(kāi)關(guān)就可以了,按下去兩端就形成短路,松開(kāi)手就形成開(kāi)路。短路相當于輸入0,開(kāi)路為1。另外需要說(shuō)明的是,由于按鍵屬于機械開(kāi)關(guān),按動(dòng)過(guò)程不可避免存在抖動(dòng)的現象,所以用戶(hù)按下按鍵的時(shí)間可以稍微長(cháng)一點(diǎn)。


  八位撥碼開(kāi)關(guān)電路原理圖設計

  撥碼開(kāi)關(guān)就是相當與一個(gè)開(kāi)關(guān)量,撥到ON 就表示接通,OFF 就是斷開(kāi),在數字電路中對 0、1,通常用于二進(jìn)制輸入。本課題最小系統板使用八位撥碼開(kāi)關(guān)作為一個(gè)字節的輸入,撥到ON 時(shí)相當于輸入“1”,默認輸入“0”。


  最小系統電路設計的總體電路原理圖

  使用AlTIum 軟件設計的電路原理圖,FPGA 最小系統板包括時(shí)鐘電路、復位電路、電源電路、JATG 電路、PROM 配置電路、顯示模塊電路、開(kāi)關(guān)電路以及各種接口電路。

  FPGA產(chǎn)品的應用領(lǐng)域已經(jīng)從原來(lái)的通信擴展到消費電子、汽車(chē)電子、工業(yè)控制、測試測量等廣泛的領(lǐng)域。把相對成熟的技術(shù)應用到某些特定領(lǐng)域如通訊,視頻,信息處理等等開(kāi)發(fā)出滿(mǎn)足行業(yè)需要并能被行業(yè)客戶(hù)接受的產(chǎn)品這方面主要是FPGA技術(shù)和專(zhuān)業(yè)技術(shù)的結合問(wèn)題。

  另外還有就是與專(zhuān)業(yè)客戶(hù)的界面問(wèn)題產(chǎn)品設計還包括專(zhuān)業(yè)工具類(lèi)產(chǎn)品及民用產(chǎn)品,前者重點(diǎn)在性能,后者對價(jià)格敏感產(chǎn)品設計以實(shí)現產(chǎn)品功能為主要目的,FPGA技術(shù)是一個(gè)實(shí)現手段在這個(gè)領(lǐng)域,FPGA因為具備接口,控制,功能IP,內嵌CPU等特點(diǎn)有條件實(shí)現一個(gè)構造簡(jiǎn)單,固化程度高,功能全面的系統產(chǎn)品設計將是FPGA技術(shù)應用最廣大的市場(chǎng),具有極大的爆發(fā)性的需求空間產(chǎn)品設計對技術(shù)人員的要求比較高,路途也比較漫長(cháng)不過(guò)現在整個(gè)行業(yè)正處在組建“首發(fā)團隊”的狀態(tài),只要加入,前途光明產(chǎn)品設計是一種職業(yè)發(fā)展方向定位,不是簡(jiǎn)單的愛(ài)好就能做到的!產(chǎn)品設計領(lǐng)域會(huì )造就大量的企業(yè)和企業(yè)家,是一個(gè)發(fā)展熱點(diǎn)和機遇。







關(guān)鍵詞: FPGA 復位

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>