FPGA設計異步復位同步釋放有講究

　　異步復位 同步釋放

　　首先要說(shuō)一下同步復位與異步復位的區別。

　　同步復位是指復位信號在時(shí)鐘的上升沿或者下降沿才能起作用，而異步復位則是即時(shí)生效，與時(shí)鐘無(wú)關(guān)。異步復位的好處是速度快。

　　再來(lái)談一下為什么FPGA設計中要用異步復位同步釋放。

　　復位信號的釋放是有講究的：

　　我們知道，DFF的D端和clk端之間時(shí)序關(guān)系是有約束的，這種約束我們通過(guò)setup time和hold time來(lái) check。即D端的data跳變的時(shí)刻要與clk端的時(shí)鐘上升沿(或者下降沿)跳變要錯開(kāi)，如果這兩個(gè)跳變撞到一起，我們無(wú)法保證DFF能夠sample到正確的data，這時(shí)候不滿(mǎn)足setup/hold time要求，就會(huì )發(fā)生亞穩態(tài)，我們sample到的data可能是不穩定的中間態(tài)的值，并不是我們原本想要的data。

　　與此類(lèi)似，異步復位端與clk端之間也存在著(zhù)類(lèi)似的時(shí)序約束關(guān)系，為了準確穩定地sample到異步復位端的reset信號，我們要求reset信號在clk上升沿(或者下降沿)跳變的前后一段時(shí)間內保持穩定，不要跳變。clk跳變沿之前必須保持穩定的最短時(shí)間叫做recovery time，clk跳變沿之后需要保持穩定的最短時(shí)間叫做removal time。如果在此時(shí)間窗口內reset信號發(fā)生跳變，不確定reset到底有沒(méi)有釋放成功(類(lèi)似setup+hold時(shí)間窗口內，data跳變，發(fā)生亞穩態(tài)，sample到的值是不穩定的中間態(tài)值)。在IC設計過(guò)程中我們是會(huì )check recovery和removal time的，如果不滿(mǎn)足，我們會(huì )通過(guò)布局布線(xiàn)的調整(后端的調整)讓電路滿(mǎn)足這個(gè)條件(實(shí)質(zhì)就是讓reset跳變沿和clk跳變沿錯開(kāi));但是對于FPGA設計而言，我們一般不采用異步釋放的方法，因為FPGA的布局布線(xiàn)可以調整的空間不大，相對于IC設計，FPGA后端的布局布線(xiàn)基本上是tool自己搞定，所以我們很難調整布局布線(xiàn)以滿(mǎn)足這個(gè)條件，所以我們一般就會(huì )直接用異步復位同步釋放的方法來(lái)讓reset跳變沿和clk跳變沿錯開(kāi)。

　　最后再說(shuō)一下同步數字電路的setup/hold timing check的實(shí)質(zhì)。

　　同步數字電路的基本單元就是兩級DFF，中間是一堆組合邏輯，data就是在clk一拍一拍的控制下，逐漸向后面傳遞，當然，在傳遞的過(guò)程中，通過(guò)組合邏輯實(shí)現數據的處理與轉換;但是物理世界里面，組合邏輯一定是有毛刺的，比如說(shuō)data通過(guò)一系列的處理之后準備通過(guò)DFF傳遞到下一個(gè)單元的時(shí)候，你怎么能保證第二級DFF采到的值是處理完畢穩定可靠的data，而不是還處于中間態(tài)的data?!(舉個(gè)例子，假設我們這里的data是一個(gè)8bit的bus信號，處理之前是1111_0000，通過(guò)組合邏輯處理完之后我們期望變成1111_1111;我們知道后面4個(gè)bit由0變1是需要時(shí)間的，由于布局布線(xiàn)的緣故，這4bit不可能在同一個(gè)時(shí)刻齊刷刷的同時(shí)由0變1，肯定是有的bit先變1，有的bit后變1;也就是在由1111_0000變成1111_1111的過(guò)程中，可能會(huì )存在1111_1000/1111_1100/1111_1101/...等等這樣的中間態(tài)數據，我們不能在data還處于中間態(tài)的時(shí)候就去sample它，否則得到的不是我們預期的值，會(huì )引起整個(gè)芯片的邏輯錯誤)。

　　我們實(shí)際上是通過(guò)setup/hold time來(lái)保證的，即：如果電路中所有DFF的setup/hold time都能夠滿(mǎn)足，表示data到達D端的時(shí)間比clk跳變沿時(shí)刻超過(guò)了setup時(shí)間(反之，如果data在setup+hold時(shí)間窗口內還在變化，一定會(huì )有setup/hold timing vio)，這樣，我們通過(guò)check 所有DFF的setup/hold timing來(lái)間接地保證所有DFF采到的值都是經(jīng)過(guò)組合邏輯處理并且處理完畢之后穩定可靠的值。(更確切的說(shuō)，通過(guò)hold timing check來(lái)保證sample到的值是經(jīng)過(guò)組合邏輯處理之后的值而不是上一筆的data，通過(guò)setup time來(lái)保證sample到的是經(jīng)過(guò)組合邏輯處理完畢之后并且穩定下來(lái)的值)