用于金融雙界面芯片的高精度低功耗穩壓電路

作者/ 馬永旺1,2 何洋1,2 杜鵬程1,2 李振國1,2 胡毅1,2 唐曉柯1,2 1.北京智芯微電子科技有限公司 國家電網(wǎng)公司重點(diǎn)實(shí)驗室 電力芯片設計分析實(shí)驗室(北京 100192) 2.北京智芯微電子科技有限公司 北京市電力高可靠性集成電路設計工程技術(shù)研究中心(北京100192)

摘要：金融雙界面應用中，LDO(Low-dropout Regulator，低壓差線(xiàn)性穩壓器)為片內數字電路及主要模擬電路提供電源，高精度LDO可以保證數字電路及主要模擬電路工作狀態(tài)及功耗穩定。為了提高金融雙界面應用中LDO輸出電壓的精度，提出了一種LDO參考電壓上電切換電路。在高壓電源下設計一個(gè)不精準的BG(Bandgap帶隙基準)僅用于啟動(dòng)過(guò)程，設計一個(gè)高精度BG在LDO的輸出電壓下工作。上電時(shí)，LDO首先使用高壓電源域下BG的參考電壓，保證整個(gè)啟動(dòng)過(guò)程順利完成，同時(shí)關(guān)斷POWER管，使低壓工作下的電路不受上電過(guò)沖的影響，當LDO及高精度BG完成啟動(dòng)過(guò)程之后，將LDO的參考電壓切換至高精度BG。測試結果顯示，LDO輸出電壓的隨機失調有效減小，由傳統結構的±7%左右下降到±3.69%，并且能夠減小芯片面積。

引言

　　在金融雙界面芯片的應用中，由于外部的接觸電壓變化范圍很廣(1.62V~5.5V)，所以需要使用低壓差線(xiàn)性穩壓器(LDO)，用于將接觸電壓進(jìn)行穩壓，以提供芯片內部的數字電路及低壓模擬電路使用，LDO輸出電壓的精度直接受到基準源產(chǎn)生的參考電壓精度影響。在傳統實(shí)現方式(如圖1所示)中，BG直接做在接觸電壓下，因為接觸電壓的變化范圍比較廣，所以BG需要使用高耐壓晶體管(高壓管)進(jìn)行設計，高壓管雖然耐壓高，但是缺點(diǎn)也是很明顯的，溝道長(cháng)度較大，隨機失配大，實(shí)現同樣的精度時(shí)，高壓管需要更大的面積及功耗。同時(shí)，使用高壓管設計的BG產(chǎn)生的參考電壓具有很大的隨機失調，所以也造成了最終LDO產(chǎn)生電源的誤差范圍很大。為了提高電源的精度，減小使用面積，希望能夠將BG做在LDO的輸出電壓下。但是，BG為L(cháng)DO提供參考電壓，而LDO又為BG提供電源，這樣存在一個(gè)死循環(huán)。

　　本文提出的上電切換電路能夠解決這一問(wèn)題。在LDO內部有一個(gè)粗糙的基準源，能夠在上電初始階段，為L(cháng)DO提供一個(gè)粗糙的基準，使得LDO產(chǎn)生電壓，以提供給高精度BG使用，當高精度BG啟動(dòng)之后，會(huì )觸發(fā)切換過(guò)程，將LDO所使用的參考電壓，由粗糙的基準源切換至高精度的基準源。

1 電路原理

　　由于在金融雙界面應用中，LDO的輸入電壓變化范圍很廣(1.62V~5.5V)，而且有可能上電速度非?？?最快可達到100ns);所以，如果上電就開(kāi)啟LDO的功率管，會(huì )導致高壓直接傳遞到LDO的輸出，而使得LDO后面所接的低壓MOS管擊穿，導致電路失效。

1.1 現有技術(shù)分析

　　現有技術(shù)如圖1所示，BG的電源由接觸電壓直接提供，這樣BG會(huì )使用高壓管進(jìn)行設計，因此，VREF的隨機失調會(huì )非常大，根據經(jīng)驗，大概會(huì )有±7%以上的隨機失調。很顯然，±7%的誤差使得LDO輸出電源VOUT非常不準確。為了減小面積并提升精度，提出了參考電壓上電切換的解決方法。

1.2 上電切換電路分析

　　如圖2所示，將低壓BG做在LDO的輸出電壓VOUT下，這樣就可以使用低壓MOS管獲得更小的面積以及更小的隨機失調。

　　為解決上電時(shí)LDO沒(méi)有輸入參考電壓的問(wèn)題，做了一個(gè)啟動(dòng)用的低精度BG，用于提供上電過(guò)程中LDO的參考電壓。

　　當VCC上電時(shí)，啟動(dòng)BG開(kāi)始工作，LDO的POWER管初始被關(guān)閉，當啟動(dòng)BG產(chǎn)生的參考電壓及參考電流提供給LDO之后，LDO開(kāi)始啟動(dòng);當VOUT電壓升高到一定電壓之后，會(huì )使得低壓BG啟動(dòng)，產(chǎn)生VREFBG參考電壓;當LDO以及低壓BG均完成啟動(dòng)過(guò)程，會(huì )觸發(fā)SW1和SW2開(kāi)關(guān)進(jìn)行切換，將LDO使用的參考電壓由VREFCS切換成為VREFBG，從而獲得高精度的VOUT電壓。

2 晶體管級電路設計

　　上電切換電路主要由兩部分電路構成，分別為切換開(kāi)關(guān)電路以及切換信號產(chǎn)生電路。

　　切換開(kāi)關(guān)電路如圖3所示。在上電切換之前，切換信號CTRL為低，將SW1導通，SW2斷開(kāi)，LDO使用啟動(dòng)BG產(chǎn)生的不精準的VREFCS參考電壓。當LDO以及低壓BG完成啟動(dòng)過(guò)程之后，切換信號CTRL變?yōu)楦唠娖?，將SW2導通，而將SW1斷開(kāi)，LDO使用高精度的VREFBG電壓。

　　切換信號CTRL的產(chǎn)生電路如圖4所示。M1、M2、 M4、M5和M6構成電流鏡，將輸入的參考電流IBCS進(jìn)行復制。M3將PMOS管進(jìn)行二極管連接，A點(diǎn)電壓VA與電源VOUT之間相差Vgsp;VA控制M7的柵極，當VA高于M7的閾值電壓時(shí)，M7開(kāi)啟;M8的柵極由VREFBG控制，當VREFBG高于M8的閾值電壓時(shí)，M8管開(kāi)啟。

　　工作過(guò)程如下：

　　上電后，當LDO啟動(dòng)，VOUT電壓比較低時(shí)，此時(shí)低壓BG尚未啟動(dòng)，VREFBG電壓為低，M7和M8管關(guān)斷，B點(diǎn)電壓由M6管充電，從而VB為高，CTRL為低。當 VOUT繼續上升到高于Vgs3+Vgs7時(shí)，M7管開(kāi)啟;VOUT給低壓BG供電，當低壓BG啟動(dòng)，VREFBG升高，從而開(kāi)啟M8管;所以，當同時(shí)滿(mǎn)足兩個(gè)條件：(1)VOUT高于Vgs3+Vgs7;(2)VREFBG高于Vgs8。M7和M8同時(shí)開(kāi)啟，將B點(diǎn)拉低，從而導致CTRL的翻轉，由低電平轉換為高電平。

3 測試結果

　　電路在和艦 110nm CMOS工藝實(shí)現，啟動(dòng)BG和LDO總面積為364μmx334μm，靜態(tài)電流為30μA;

　　圖5是常溫以及高低溫情況下，100ns快速上電的測試結果，其中l1為電源VCC，l2為L(cháng)DO輸出的VOUT電壓。

　　在VCC快速上電時(shí)(100ns時(shí)間內，由0V上升到5V)，VOUT電壓并沒(méi)有過(guò)沖，而是緩慢上升，當VOUT達到一定高度，且低壓BG完成啟動(dòng)之后，進(jìn)行了參考電壓的切換過(guò)程(圈中所示的時(shí)間點(diǎn))，此時(shí)，LDO的參考電壓由低壓BG產(chǎn)生的VREFBG提供，具有較高的精度。

　　由常溫及高低溫測試結果可知，該電路在抑制了快速上電過(guò)程中的過(guò)沖現象的同時(shí)，利用切換電路，產(chǎn)生了高精度的LDO輸出電壓。

　　對111顆芯片進(jìn)行電壓測試，并進(jìn)行了統計分析，得出了LDO輸出電壓隨機失調的結果，如圖6所示。

　　將統計結果列表如表1所示。

　　可以看到，由于該電路使用低壓BG為L(cháng)DO提供參考電壓，所以VOUT電壓的隨機失調比較小，由傳統結構的±7%左右下降到±3.69%，并且能夠減小芯片面積。

4 結論

　　本文介紹了一種LDO參考電壓上電切換電路，分析了現有技術(shù)的缺陷以及解決方案，并詳細分析了晶體管級的電路實(shí)現，最終給出了測試結果。測試結果表明，本文所提出的參考電壓切換方案可以在快速上電時(shí)避免過(guò)沖的情況下，使LDO產(chǎn)生較高精度的輸出電壓，可以滿(mǎn)足金融雙界面應用的需求，并已成功應用在兩顆金融雙界面芯片中。

參考文獻：

　　[1]吳穎杰,周巍,于忠臣.高性能片內集成CMOS線(xiàn)性穩壓器設計[J].電子元器件應用,2009(10):67-70.

　　[2]許長(cháng)喜.低壓低功耗CMOS帶隙電壓基準及啟動(dòng)電路設計[J].半導體學(xué)報, 2005, 26(10):2022-2027.

　　[3]PM Gray,RG Meyer.Analysis and design of analog integrated circuits. Fourth edition. John Wiley&sons, Inc, 2001.

　　[4]劉簾曦,楊銀堂,朱樟明.基于MOSFET失配分析的低壓高精度CMOS帶隙基準源[J].西安電子科技大學(xué)學(xué)報:自然科學(xué)版, 2005, 32(3):348-352.

　　[5] J Torres, M El-Nozahi, A Amer.Low Drop-Out Voltage Regulators: Capacitor-less Architecture Comparison[J].Circuits & Systems Magazine IEEE, 2014,14(2):6-26.

　　[6] Ka Nang Leung, Philip K. T. Mok.A Capacitor-Free CMOS Low-Dropout Regulator With Damping-Factor-Control Frequency Compensation[J].IEEE Journal of Solid-State Circuits,2003,38(10):1691-1702.

　　[7] Ka Nang Leung, Philip K. T. Mok.A CMOS voltage reference based on weightedV for CMOS low-dropout linear regulators[J].IEEE Journal of Solid-State Circuits, 2003, 38(1):146-150

　　[8]劉陽(yáng),李強,余昭杰,等.基于0.35μm CMOS的高性能LDO穩壓器設計[J].吉林大學(xué)學(xué)報:信息科學(xué)版,2012,30(5):470-474.

　　[9] Qadeer Ahmad Khan, Sanjay Kumar Wadhwa, Kulbhushan Misri.Low power startup circuits for voltage and current reference with zero steady state current[J].International Symposium on Low Power Electronics & Design,2003:25--27.

本文來(lái)源于中國科技期刊《電子產(chǎn)品世界》2016年第11期第74頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。