現代電表網(wǎng)絡(luò )跨接故障校正方法

商用和住宅應用的電表嚴重依賴(lài)基于TIA/EIA-485標準(常稱(chēng)作RS-485)的長(cháng)距離、差分數據傳輸網(wǎng)絡(luò )。為了克服偏遠總線(xiàn)節點(diǎn)之間常遇到的大接地電勢差問(wèn)題，在信號和電源線(xiàn)路方面，所有節點(diǎn)均與本地電表電路進(jìn)行電隔離。

電表網(wǎng)絡(luò )是一種典型的主/從系統，其主節點(diǎn)(放置在控制中心內)的主機處理器按序對總線(xiàn)上的多個(gè)從節點(diǎn)(位于單個(gè)終端客戶(hù)的營(yíng)業(yè)場(chǎng)所內)進(jìn)行尋址。

單個(gè)網(wǎng)絡(luò )通常由多達60個(gè)節點(diǎn)組成，因此如果在網(wǎng)絡(luò )安裝期間沒(méi)有預防措施或者網(wǎng)絡(luò )工作期間沒(méi)有相應糾正辦法的話(huà)，雙絞線(xiàn)總線(xiàn)的兩條導線(xiàn)發(fā)生意外跨接的可能性非常高。

美國和歐洲的各大電表公司主要依靠經(jīng)過(guò)嚴格培訓的網(wǎng)絡(luò )安裝人員，并利用視覺(jué)區分方法，即以不同顏色標示線(xiàn)纜作為防止跨接的措施。這種方法允許使用標準收發(fā)器和線(xiàn)纜，例如：隔離式RS-485收發(fā)器和5類(lèi)線(xiàn)纜。

為了進(jìn)一步降低接線(xiàn)錯誤的風(fēng)險，最近的一些網(wǎng)絡(luò )設計紛紛使用一種被稱(chēng)作訓練序列的方法，它讓從節點(diǎn)適應主節點(diǎn)的信號極性。在這種序列中，主節點(diǎn)向所有從節點(diǎn)廣播一種獨特的位模式。最初于上電期間存儲在每個(gè)從處理器內的相同位模式，與主節點(diǎn)所發(fā)送的模式進(jìn)行比較。如果模式匹配，則從節點(diǎn)保持其信號極性。如果不匹配，則從處理器反轉接收數據和發(fā)送數據的信號極性。這種反轉通常通過(guò)從處理器內的互斥或(Exclusive-OR)函數來(lái)完成，并不要求對硬件設計進(jìn)行任何修改。因此，仍然維持了標準收發(fā)器的正常工作。

與這種方法形成對比的是，亞洲電表公司推動(dòng)發(fā)展更為低成本的網(wǎng)絡(luò )設計，它們利用：

l 經(jīng)驗不足的網(wǎng)絡(luò )安裝人員

l 低成本、非顏色編碼線(xiàn)，而非雙絞線(xiàn)

l 具有集成信號極性校正的專(zhuān)用收發(fā)器

圖1顯示了使用TI SN65HVD888極性校正(POLCOR)收發(fā)器的典型電表網(wǎng)絡(luò )。主節點(diǎn)包含一個(gè)故障保護偏置電阻器網(wǎng)絡(luò )(RFS和RT)，用于確定總線(xiàn)的信號極性。主節點(diǎn)和從節點(diǎn)均要求使用完整極性校正邏輯，目的是在總線(xiàn)閑置期間匹配總線(xiàn)的信號極性。這種校正邏輯由一個(gè)去抖動(dòng)濾波器組成，其去抖動(dòng)時(shí)間可區分相同信號極性長(cháng)數據串時(shí)間和實(shí)際總線(xiàn)閑置時(shí)間。由于SN65HVD888的工作溫度范圍較寬，因此tFS(min)= 44 ms下限和tFS(max)= 78 ms上限之間的去抖動(dòng)時(shí)間不同。

圖1 使用POLCOR收發(fā)器的典型電表總線(xiàn)

這就意味著(zhù)，一個(gè)存在時(shí)間短至44ms的恒定總線(xiàn)電壓可以發(fā)起極性校正。因此，連續0位的數據串必須短于44ms，以避免引起極性校正。在網(wǎng)絡(luò )上電或者安裝一個(gè)新的總線(xiàn)節點(diǎn)以后通常都會(huì )要求進(jìn)行極性校正，它要求總線(xiàn)閑置電壓的存在時(shí)間長(cháng)于78ms，以確保極性校正完成。

因此，時(shí)間短于44ms的恒定總線(xiàn)信號被視為有效數據。那些超出78ms的信號則被視為總線(xiàn)閑置狀態(tài)。只有小于負接收器輸入閾值(VIT_)的差分電壓才引起校正邏輯反轉信號極性。否則，收發(fā)器維持其極性狀態(tài)。圖2顯示了一個(gè)上電序列以后的極性校正例子。

在上電期間，接收器輸出(R)未定義。一旦從節點(diǎn)電源(VSS)穩定以后，總線(xiàn)必須閑置至少tFS(max)，以確保極性校正完成。由于跨接故障，主節點(diǎn)故障保護網(wǎng)絡(luò )(VAB(M))的正總線(xiàn)電壓會(huì )以負的形式出現在收發(fā)器輸入端。因此，在tFS(max)結束以后，收發(fā)器的內部極性被切換，以反轉接收和發(fā)送數據極性。所以， 負輸入電壓(VAB(S))被轉換為正輸出電壓。

tFS(min)= 44 ms的最小去抖動(dòng)時(shí)間，允許傳輸11個(gè)0位的250-bps UART框架，并且不觸發(fā)POLCOR邏輯。選擇250 bps的位速率，其低于電表使用的300 bps最小位速率。圖3顯示了UART框架的結構以及其起始、數據、極性和停止位。

圖2 上電以后的極性校正時(shí)序

圖3 標準UART框架不會(huì )觸發(fā)極性校正

使用DL/T645協(xié)議實(shí)現極性校正

電表協(xié)議標準DL/T645說(shuō)明了如何區分相同極性長(cháng)數據串和總線(xiàn)閑置狀態(tài)。圖4表明了340078.56 W的舉例功率值如何在主從節點(diǎn)內得到處理。

圖4 給原始發(fā)送數據增加33h以確保相同極性短位串

DL/T645協(xié)議要求驅動(dòng)從節點(diǎn)的測得小數值，分成多個(gè)兩位數組。每個(gè)兩位數對被轉換為16進(jìn)制格式(使用“h”表示)。當這些16進(jìn)制值到達驅動(dòng)器輸入端時(shí)，增加33h值。然后，通過(guò)總線(xiàn)到主節點(diǎn)的驅動(dòng)器輸出，發(fā)送所得到的和值。

在接收主輸入端，用接收和值減去33h，得到最初的原始發(fā)送數據。另外，數據處理再把16進(jìn)制值轉換回小數格式。

圖5顯示了300bps最小速率下工作的DL/T645規范數據框架，并將其同44ms的最小去抖動(dòng)時(shí)間進(jìn)行比較。這里，DL/T645協(xié)議要求10個(gè)0位數據串(8個(gè)數據位加上起始位和校驗位)被轉換為最大兩個(gè)連續1或者0位的位序列。但是，由于起始位始終為0，因此在框架一開(kāi)始，會(huì )出現三個(gè)連續0位的最大情況。然而，其相加時(shí)間為10ms，太短以至于無(wú)法引起意外極性校正。根據框架開(kāi)始的三個(gè)0位，添加一個(gè)位作為保護帶以后，我們可以知道數據速率可安全地降低到什么程度。如果四個(gè)位分布于44ms時(shí)間窗口，則位間隔變?yōu)?1ms。這帶來(lái)1/11 ms ~ 91 bps的最小數據速率。因此，我們可以肯定地說(shuō)，SN65HVD888收發(fā)器支持低至100 bps的DL/T645規范數據速率。

圖5 DL/T645規范數據框架不會(huì )錯誤觸發(fā)極性校正

總線(xiàn)負載

為了確定主節點(diǎn)可以驅動(dòng)的最大從節點(diǎn)數，需對兩種負載狀態(tài)進(jìn)行評估—動(dòng)態(tài)或者AC負載以及靜態(tài)或者DC負載。

AC負載

當主節點(diǎn)命令某個(gè)從節點(diǎn)發(fā)送數據并且該從節點(diǎn)對這種請求做出響應時(shí)，數據傳輸期間存在A(yíng)C負載。在這種正常工作期間，總線(xiàn)上出現信號瞬態(tài)，其受到總線(xiàn)纜線(xiàn)電容、節點(diǎn)連接器、收發(fā)器輸入和電源的影響。為了最小化容抗對信號的影響，電表網(wǎng)絡(luò )工作在300 bps到20 kbps的低數據速率下。因此，下面內容僅考慮電阻性負載。

圖6顯示了主節點(diǎn)及其故障保護偏置網(wǎng)絡(luò )和遠程從接收器之間的一個(gè)簡(jiǎn)化數據鏈。由于它們的電容較大，主節點(diǎn)(VSM)和從節點(diǎn)(VSS)的電壓電源可被看作是AC信號的短路。所以，對于主節點(diǎn)來(lái)說(shuō)，兩個(gè)故障保護電阻器(RFS)串聯(lián)，并與端接電阻器(RT)并排放置。以類(lèi)似方法連接從節點(diǎn)。這里，內部DC偏置電阻器(R2和R3)相互并聯(lián)，并且其組合電阻與典型高阻抗R1串聯(lián)。有時(shí)，外部上拉/下拉電阻器(分別為RPU和RPD)用于進(jìn)一步對節點(diǎn)輸入進(jìn)行偏置。這些電阻器什么作用也沒(méi)有，只會(huì )增加總線(xiàn)的負載，因為它們與接收器的內部電阻網(wǎng)絡(luò )并聯(lián)。

圖6 簡(jiǎn)化版數據鏈

請注意，當RFS保持在1 kΩ到2 kΩ之間時(shí)，足以在主節點(diǎn)對低阻抗偏置網(wǎng)絡(luò )的整條總線(xiàn)進(jìn)行偏置，無(wú)需再在從節點(diǎn)進(jìn)行偏置。

圖7顯示了所得到的等效AC電路。這里，2RB/n代表多(n)收發(fā)器的輸入電阻。由于EIA-485標準規定了最大差分驅動(dòng)器負載為RL= 54 Ω，因此總線(xiàn)所有電阻的并聯(lián)組合必須不得超過(guò)該值。方程式1表示了這種要求：

求解n得到方程式2，得到AC負載狀態(tài)下使用的最大總線(xiàn)節點(diǎn)數：

兩種常用的網(wǎng)絡(luò )設計如下：

1、主節點(diǎn)使用一個(gè)RT=120 Ω且RFS= 1 kΩ的故障保護網(wǎng)絡(luò )，而每個(gè)從節點(diǎn)則通過(guò)RPU= RPD= 20 kΩ的外部上拉/下拉電阻器偏置，這樣RB~ 18 kΩ。在這些條件下，總線(xiàn)上的最大節點(diǎn)數便被限定在：

2、另一種情況不使用端接電阻器，而使用10kΩ的高阻抗故障保護電阻器。另外，從節點(diǎn)工作在沒(méi)有外部偏置的情況下(RPU= RPD= ∞)。這時(shí)，RB僅包括接收器的內部電阻(使用SN65HVD888時(shí)，其為184 kΩ每輸入)。由于這種高阻抗負載，總線(xiàn)節點(diǎn)數理論上會(huì )急劇增加至：

相比僅有40到60個(gè)節點(diǎn)的普通電表網(wǎng)絡(luò )，這兩個(gè)例子都擁有非常高的總線(xiàn)節點(diǎn)數。下一小節“DC負載”將說(shuō)明，AC負載評估正在誤導我們，因為它并未考慮總線(xiàn)節點(diǎn)電源帶來(lái)的總線(xiàn)漏電流。

DC負載

當沒(méi)有收發(fā)器主動(dòng)驅動(dòng)總線(xiàn)時(shí)，總線(xiàn)閑置期間出現DC負載。在這種狀態(tài)下，主節點(diǎn)電源(VSM)通過(guò)附近的故障保護網(wǎng)絡(luò )驅動(dòng)電流，從而形成正總線(xiàn)故障保護電壓(VFS)。這種電壓確定了所有從節點(diǎn)的信號極性。與主節點(diǎn)電源一樣，從節點(diǎn)電源(VSS)通過(guò)其內部電阻器網(wǎng)絡(luò )驅動(dòng)電流。這種電流的一部分通過(guò)輸入電阻(R1)泄露進(jìn)入總線(xiàn)。剩余電流則流經(jīng)RT，然后通過(guò)反向端R1回流(圖6)。

正確接線(xiàn)的節點(diǎn)以與主節點(diǎn)電源相同的方向，驅動(dòng)RT的電流。但是，錯誤跨接的節點(diǎn)會(huì )以相反方向驅動(dòng)RT的電流。它會(huì )減少RT的組合電流，并影響故障保護電壓(VFS)?？缃庸濣c(diǎn)達一定數量以后，VFS會(huì )變得非常小，以至于降至接收器輸入靈敏度以下，使所有總線(xiàn)節點(diǎn)進(jìn)入不確定輸出狀態(tài)。為了避免出現這種狀態(tài)，必須規定主節點(diǎn)的故障保護網(wǎng)絡(luò )，以便即使所有從節點(diǎn)都被跨接也仍然能夠保持正VFS。

圖7 等效AC網(wǎng)絡(luò )

圖8僅描述了一個(gè)從節點(diǎn)的這種情況，目的是簡(jiǎn)化網(wǎng)絡(luò )內電壓和電流關(guān)系的數學(xué)推導過(guò)程。由于VSM等于VSS，因此兩個(gè)電源可簡(jiǎn)化為VS。

圖8 等效DC網(wǎng)絡(luò )

方程式5和6描述了兩個(gè)現有電壓環(huán)路，而方程式7則表示了上面相加節點(diǎn)的電流：

注意，方程式7中，從節點(diǎn)電流(IS)乘以因數n，其表示多個(gè)從節點(diǎn)。

求解方程式5的IM和方程式6的IS，可知道主從電流，并得到方程式8和9，其分別為：

把IM和IS的方程式插入方程式7，然后使用VFS/RT代入IT，得到：

對方程式10求解RFS，得到保持VFS為正所必需的故障保護電阻器值：

對于沒(méi)有端接電阻器(RT= ∞)的應用來(lái)說(shuō)，方程式11可簡(jiǎn)化為：

圖9顯示了RFS的值和主節點(diǎn)電源電流(IM)與總線(xiàn)節點(diǎn)數目的關(guān)系。使用方程式11得到圖9a，其假設端接電阻器為120 Ω。使用方程式12得到圖9b，其假設沒(méi)有端接電阻器。兩幅圖的故障保護電壓均為110 mV。

圖9 有無(wú)端接的故障保護電阻(RFS)的效果

圖9c顯示了兩種情況的主節點(diǎn)電源電流(IM)。盡管低阻抗負載為120 Ω，但使用端接的故障保護網(wǎng)絡(luò )電流IM僅為1mA，大于無(wú)端接電阻器的網(wǎng)絡(luò )電流IM。

結論

SN65HVD888 POLCOR通過(guò)去抖動(dòng)濾波，提供跨接總線(xiàn)線(xiàn)纜的極性校正。濾波器的最小去抖動(dòng)時(shí)間(tFS(min))決定了相同極性最大連續位時(shí)間，而其最大去抖動(dòng)時(shí)間(tFS(max))則決定了一次完整信號極性校正的最小總線(xiàn)閑置時(shí)間。

僅在上電序列以后，SN65HVD888才要求進(jìn)行極性校正。一旦完成，極性狀態(tài)便存儲于收發(fā)器內，并一致應用于接收和發(fā)送數據。在發(fā)送和接收模式之間切換收發(fā)器，不會(huì )改變極性狀態(tài)。

這種收發(fā)器支持300 bps以下的DL/T645數據速率。推薦故障保護偏置網(wǎng)絡(luò )使用一個(gè)120Ω端接電阻器和兩個(gè)1.1kΩ故障保護偏置電阻器。

參考文獻

1、《帶IEC-ESD保護的總線(xiàn)極性校正RS-485收發(fā)器》，見(jiàn)于《SN65HVD888產(chǎn)品說(shuō)明書(shū)》，網(wǎng)址：www.ti.com/sllseh3-aaj

2、《DL/T645-1997多功能瓦時(shí)電表通信協(xié)議》，中華人民共和國電力部。

3、《TIA/EIA-485(RS-485)接口電路》，見(jiàn)于《應用報告》，網(wǎng)址：www.ti.com/slla036-aaj

4、《RS-422和RS-485標準概覽與系統配置》，見(jiàn)于《應用報告》，網(wǎng)址：www.ti.com/slla070-aaj

5、《平衡數字多點(diǎn)系統中TIA/EIA-485-A生成器和接收器的電特性》，2003年，電信行業(yè)協(xié)會(huì )，網(wǎng)址：www.tiaonline.org

6、《TIA/EIA-TSB 89：TIA/EIA-485-A應用指南》，2006年1月1日，電信行業(yè)協(xié)會(huì )，網(wǎng)址：www.techstreet.com/products/1525598

7、《ISO/IEC 8482：1993年信息技術(shù)(系統間遠程通信與信息交換)雙絞線(xiàn)多點(diǎn)互連》，1993年，國際標準組織，網(wǎng)址：www.iso.org

相關(guān)網(wǎng)站

訪(fǎng)問(wèn)入口：

www.ti.com/interface-aaj

www.ti.com/sn65hvd82-aaj

www.ti.com/sn65hvd888-aaj

《模擬應用期刊》訂閱：

www.ti.com/subscribe-aaj