FPGA：縱向創(chuàng )新與橫向整合引領(lǐng)變革

FPGA在先進(jìn)工藝路上的狂飚猛進(jìn)帶來(lái)了如影隨形的挑戰：一方面，進(jìn)入20nm和14nm階段后，不光是FPGA復雜度提升，對其外圍的電源管理等芯片也提出了“與時(shí)俱進(jìn)”的要求。另一方面，隨著(zhù)SoC FPGA和3D IC技術(shù)的發(fā)展，FPGA不斷在加速取代ASSP和ASIC，但這還需要更多的突破，其中最大的障礙就是互聯(lián)問(wèn)題，需在縱向架構上“守正出奇”。此外，隨著(zhù)FPGA系統復雜度的提升，競爭已不僅僅是產(chǎn)品性能的較量，還在于如何幫助客戶(hù)簡(jiǎn)化設計、加快上市等，這就要求在整合度和設計工具上突破。應對這些挑戰最近FPGA兩大巨頭均采取了“殊途同歸”的路數。

跨界收購提速橫向整合

FPGA已成為復雜的數字處理器，為其提供電流非常具有挑戰性，并且未來(lái)14nm的FPGA對電源精度的要求更高。

繼宣布收購Enpirion半年后，Altera于近日推出二者聯(lián)姻的首款產(chǎn)品，推出了結合CycloneV SoC FPGA和Enpirion PowerSoC電源產(chǎn)品的參考設計。Altera電源業(yè)務(wù)部市場(chǎng)總監Mark Davidson表示，FPGA已成為復雜的數字處理器，其中還包含高性能的模擬器件，為其提供電流非常具有挑戰性。未來(lái)14nm的FPGA對電源精度的要求更高，如果電壓范圍超過(guò)了規范的要求，或有可能使FPGA失效，甚至燒壞。而且從事FPGA開(kāi)發(fā)的工程師一般都比較擅長(cháng)數字電路方面的設計開(kāi)發(fā)，而對模擬電源方面的專(zhuān)業(yè)知識可能會(huì )稍顯不足。為了幫助客戶(hù)解決這些挑戰和簡(jiǎn)化設計，Altera合Enpirion之力開(kāi)發(fā)出使用方便、高效、全面的電源解決方案。

據了解，由于Enpirion的PowerSoC DC-DC電源轉換器整合了控制器、高頻功率場(chǎng)效電晶體以及數個(gè)電感器，不僅可滿(mǎn)足FPGA電源動(dòng)態(tài)表現需求，還在系統方面具有很多優(yōu)勢，如引腳布局減小50%，功耗降低35%，由于控制環(huán)帶來(lái)的優(yōu)異的瞬變性能，FPGA去耦合體電容的使用減少了50%;具有低噪聲和低紋波的優(yōu)勢，可以高效地為收發(fā)器和PLL供電。另外它還在減少元器件數量的同時(shí)，提高了系統的可靠性，降低了生命周期成本。Mark Davidson表示，通過(guò)這一方案，客戶(hù)的設計流程可從原來(lái)分列式的18步減少至6步，而有了PowerSoC的參考設計流程以后，甚至可以從6步減少到3步。

“Cyclone V SoC FPGA具備Enpirion電源的套件已開(kāi)始提供，其他V系列產(chǎn)品電源套件將會(huì )在2014年上半年提供。”Mark Davidson進(jìn)一步提到，“28nmFPGA會(huì )利用原來(lái)的一些參考設計，但像20nm和14nmFPGA將采用全新的電源優(yōu)化系統。”

對于被收購后Enpirion未來(lái)產(chǎn)品是否僅支持Altera的FPGA產(chǎn)品這一問(wèn)題，Mark Davidson明確表示，作為獨立部門(mén)，加入Altera后Enpirion推出的電源產(chǎn)品仍將支持Altera以外的客戶(hù)，而且其后續的產(chǎn)品開(kāi)發(fā)也并不僅僅局限于支持FPGA產(chǎn)品。

縱向創(chuàng )新求同存異

賽靈思此次推出的Virtex VU440 UltraScale器件將業(yè)界最大容量器件的容量翻番，達到440萬(wàn)個(gè)邏輯單元。

而賽靈思走的是縱向創(chuàng )新的路子。繼2013年7月宣布行業(yè)首款20nm器件投片的同時(shí)，也宣布20nm的All Programmable器件采用行業(yè)首個(gè)ASIC級架構UlstraScale，從而將應用拓展到上百億美元的ASIC/ASSP和嵌入式市場(chǎng)領(lǐng)域。2013年11月其中一款器件首個(gè)發(fā)貨，并同時(shí)擁有唯一SoC增強型設計套件Vivado和UltraFast設計方法的支持，提供了可媲美ASIC級的性能優(yōu)勢。

此外，賽靈思還宣布了一項新紀錄。Xilinx全球副總裁、亞太區執行總裁湯立人稱(chēng)，作為UltraScale產(chǎn)品系列之一，賽靈思此次推出的Virtex VU440 UltraScale器件將業(yè)界最大容量器件的容量翻番，達到440萬(wàn)個(gè)邏輯單元，讓賽靈思在器件密度方面的優(yōu)勢從28nm的2倍提升到20nm的4倍，容量超過(guò)了所有其他任何可編程器件。

湯立人表示，ASIC級UltraScale架構在布線(xiàn)、類(lèi)似ASIC的時(shí)鐘分布、增加CLB邏輯以及針對關(guān)鍵路徑優(yōu)化的重要模塊級創(chuàng )新等方面具有明顯的優(yōu)勢，不僅可以解決系統總吞吐量擴展和時(shí)延方面的局限性，而且還能直接突破高級節點(diǎn)上的頭號系統性能瓶頸即互聯(lián)問(wèn)題。這些增強功能可以滿(mǎn)足客戶(hù)在海量數據流、I/O帶寬以及實(shí)時(shí)數據包、DSP和圖像處理等方面更高性能設計的要求。

“賽靈思后續還將推出采用臺積電16nm FinFET工藝技術(shù)的Virtex UltraScale器件，進(jìn)一步提升系統集成度和系統級單位功耗性能，以滿(mǎn)足高端FPGA需求。”湯立人指出的賽靈思未來(lái)規劃可謂步步為“贏(yíng)”。

打造成功的UltraScale器件并不是“一個(gè)人在戰斗”，賽靈思還定義了一套All Programmable設計方法—UlstraScale設計方法。該方法涵蓋最佳實(shí)踐以及一系列項目規劃、開(kāi)發(fā)板布局和器件規劃的項目表，同時(shí)能應對設計創(chuàng )建、實(shí)現和配置調試等諸多挑戰。“UlstraScale ASIC級的架構、Vivado設計工具、再加上UlstraFast設計方法三者的統一才實(shí)現了ASIC級的優(yōu)勢。”湯立人指出。

未來(lái)加速縱橫融合

FPGA大廠(chǎng)將借助橫向整合和縱向創(chuàng )新之力，加快融合，形成功能性能更強大的產(chǎn)品。

可以說(shuō)FPGA“麻雀雖小，卻五臟俱全”。隨著(zhù)產(chǎn)品自身升級與應用需求的雙重驅動(dòng)，FPGA未來(lái)仍將不斷向以下幾個(gè)方向發(fā)展：一是高密度、高速度、寬頻帶，二是低電壓、低功耗，三是低成本、低價(jià)格，四是系統集成，五是動(dòng)態(tài)可重構及單片集群。這些發(fā)展方向并不相互排斥，甚至可以并駕齊驅?zhuān)現PGA大廠(chǎng)也將借助橫向整合和縱向創(chuàng )新之力，加快融合上述發(fā)展方向的特點(diǎn)，形成功能性能更強大的產(chǎn)品。

“在縱向創(chuàng )新方面還有很多創(chuàng )新機會(huì )，除了增加模數IC之外，其實(shí)還可以增加更多的功能。未來(lái)Altera甚至可能會(huì )利用Enpirion公司在電源方面的技術(shù)，將電源模塊集成進(jìn)FPGA內部，從而簡(jiǎn)化FPGA系統開(kāi)發(fā)過(guò)程。”Mark Davidson表示，“另外，在縱向創(chuàng )新的同時(shí)也需要橫向創(chuàng )新，因為現在電源設計變得越來(lái)越困難，在設計FPGA的時(shí)候要考慮到電源設計，或者在設計電源的時(shí)候也要考慮到FPGA的設計，Altera也將在縱向和橫向方面不斷加強創(chuàng )新。”

而這些創(chuàng )新付諸實(shí)踐還得仰仗“軟件平臺”的力量，因FPGA上市時(shí)間和成本很大程度上取決于開(kāi)發(fā)人員如何運用工具解決新一代復雜性問(wèn)題。從FPGA到All Programmalbe，從以前的單工藝節點(diǎn)發(fā)展到多種工藝共存，三大產(chǎn)品系列(FPGA、SoC、3D IC)共同發(fā)展，系統的復雜程度增加了幾十倍，但是需要在同樣的時(shí)間甚至更短的時(shí)間內完成開(kāi)發(fā)的工作，軟件開(kāi)發(fā)平臺越來(lái)越重要。賽靈思定義的一套All Programmable設計方法—UlstraScale設計方法算是應時(shí)之舉，也因為賽靈思在軟件工具平臺上的努力，讓基于FPGA產(chǎn)品的軟硬件協(xié)同設計成為可能，激發(fā)FPGA潛力的無(wú)限釋放。