12位A/D轉換器ADS7864在電網(wǎng)諧波分析儀中的應用分析

ADS7864是Burr-Brown公司開(kāi)發(fā)的12位6通道A/D轉換器，介紹了ADS7864的工作原理、內部結構、工作模式及編程要點(diǎn)，給出了ADS7864在電網(wǎng)諧波分析儀中與數字信號處理器TMS320F206的接口應用實(shí)例，并且對DSP與A/D轉換器的接口特點(diǎn)進(jìn)行了總結。

關(guān)鍵詞：ADS7864；A/D轉換；數字信號處理器；諧波分析儀

1 引言

　　隨著(zhù)用電量的增加，電網(wǎng)的諧波污染變得日益嚴重，這就要求電力監控設備能夠及時(shí)準確地對電網(wǎng)諧波分量進(jìn)行監測。在筆者研制的電網(wǎng)諧波分析儀中，使用ADS7864對各相關(guān)點(diǎn)的波形信號進(jìn)行采集。實(shí)踐表明，ADS7864的采樣精度及穩定性是令人滿(mǎn)意的。

　　ADS7864是Burr-Brown公司(已被德州儀器收購)開(kāi)發(fā)的12位6通道A/D轉換器，其主要特點(diǎn)如下：

　　6個(gè)模擬輸入通道同時(shí)采樣與保持；

　　2μs轉換時(shí)間，500 kS/s采樣速率；

　　全差分輸入；

　　功耗低，為50mW；

　　6個(gè)FIF0寄存器；

　　全硬件控制。

2 內部結構和引腳說(shuō)明

　　圖1所示為ADS7864內部結構框圖，該器件含有2個(gè)2μs的逐次逼近模數轉換器、6個(gè)差分采樣與保持放大器、1個(gè)帶REFIN和REFOUT引腳的+2.5V內部電壓基準以及1個(gè)高速并行接口。6個(gè)模擬輸入通道分成3對(A、B、C)。每個(gè)A/D轉換器都有3對輸入端(A0/A1、B0/B1、C0/C1)，可以同時(shí)采樣、轉換，因此可以保持兩個(gè)模擬輸入信號的相對相位信息。每對通道都有一個(gè)保持信號(HOLDA、HOLDB、HOLDC)使6個(gè)通道上的采樣可同時(shí)進(jìn)行。圖2為ADS7864的引腳封裝圖，其引腳說(shuō)明如表l所示。

　　ADS7864既可以使用內部參考電壓源，也可以使用外部參考電壓源。從圖1可以看出，當使用內部2.5 V參考電壓源時(shí)，REFOUT引腳應該連接至REFIN引腳，這是一種常用方式。當輸入模擬信號為2.4V~5.2 V之間時(shí)，可以使用1.2 V~2.6 V范圍內的外部參考電壓源。

　　ADS7864只采用外部時(shí)鐘(CIDCK)，當外部時(shí)鐘為8 MHz時(shí)，A/D采樣速率為500 kHz，與2μs的最小轉換時(shí)間相對應。
3 工作及控制模式

　　與MAXl97不同，ADS7864不采用寄存器進(jìn)行轉換控制，而是完全依靠外部引腳進(jìn)行控制，雖然控制比較簡(jiǎn)單，但是卻需占用部分硬件資源。

(1)A/D轉換的啟動(dòng)

　　ADS7864的轉換啟動(dòng)控制使用HOLDx引腳(HOLDA、HOLDB、HOLDC)，將一個(gè)或者所有的HOLDx信號拉低，則相應通道x的輸入數據立即被置為保持模式，通道x的轉換隨即開(kāi)始。如果其他通道已處于保持模式但還沒(méi)有開(kāi)始轉換，通道x的轉換則需列隊等候直到上一輪轉換完成為止。如果在一個(gè)時(shí)鐘周期內不止一個(gè)通道進(jìn)入保持模式，并且HOLDA也是被觸發(fā)的保持信號時(shí)，通道A將首先開(kāi)始轉換，接著(zhù)是通道B，最后是通道C。一旦某個(gè)特定的保持信號變?yōu)榈?，其隨后的脈沖將被忽略，直到這次轉換完成或器件復位。

　　在轉換完成時(shí)(BUSY信號變高)，采樣開(kāi)關(guān)將關(guān)閉并且對選擇的通道進(jìn)行采樣。延遲隨后的轉換，以便對ADS7864的輸入電容完全充電。延遲時(shí)間取決于驅動(dòng)放大器，但應該至少有175 ns。

(2)轉換結果的讀取

　　ADS7864有3種不同的數據輸出模式，用A2、A1和A0引腳選擇。如表2所列。

第一種是地址模式，在(A2 Al A0)=從000到101時(shí)，可以直接對特定的通道尋址。該通道的地址在RD的下降沿之前應保持至少10 ns，并且只要RD為低就不能改變。

　　第二種是循環(huán)模式，在(A2 A1 AO)=110時(shí)，接口以循環(huán)模式工作。此時(shí)，數據在第一個(gè)RD信號時(shí)從通道AO讀取，接著(zhù)是通道A1，隨后是B0、B1、CO，最后是Cl(再次讀取A0之前)。在一個(gè)復位信號之后或者對器件上電之后，通道A0的數據首先輸出。

　　第三種是FIFO模式，在(A2 A1 A0)=11l時(shí)，該模式中，先讀取首先被轉換的數據。此時(shí)，如果某個(gè)特定的通道最受關(guān)注、轉換較頻繁(例如，獲取特定通道的歷史記錄)，則每個(gè)通道就有3個(gè)輸出寄存器用于存儲數據。

　　ADS7864的輸出為16位，12位輸出數據存儲于DBll(最高有效位)到DB0(最低有效位)。當DBll～DB0輸出有效數據時(shí)，DBl5為l。這點(diǎn)對于FIFO模式非常重要。在DBl5變?yōu)镺之前可以讀取有效數據。DBl4、DBl3、DBl2輸出通道地址，其具體信息與表2中A2、A1、AO的地址設置相對應。

　　為了增加設計的靈活性，ADS7864支持不同寬度的數據總線(xiàn)。當數據寬度控制端BYTE被置為高電平時(shí)，ADS7864的16位數據輸出端直接與16位數據總線(xiàn)相連；當BYTE端被置為低電平時(shí)，可以與8位數據總線(xiàn)連接，在第一個(gè)RD信號時(shí)低8位數據在輸出引腳DB7到DB0上讀取，第二個(gè)RD信號時(shí)則讀取高8位數據。

4 在電網(wǎng)諧波分析儀中的應用

　　電網(wǎng)諧波分析需要采集的數據包括三相線(xiàn)路的電壓、電流共6個(gè)量(對于每條輸電線(xiàn)路)，在以往的開(kāi)發(fā)過(guò)程中，采用MAXl97進(jìn)行數據采集，但是MAXl97不具備多通道同時(shí)采樣保持功能，在轉換時(shí)不能保證6個(gè)模擬量采樣時(shí)間的一致性，影響了諧波分析的準確性。

　　在諧波分析儀的設計中，使用了TI公司的定點(diǎn)數字信號處理器TMS320F206(采用20 MHz有源晶體振蕩器作為外部時(shí)鐘)進(jìn)行數據采集控制和分析，由于DSP需要對采樣數據進(jìn)行每周期64點(diǎn)的連續FFT變換，運算比較復雜，所以最理想的采樣數據位數應該為12位，留出4位作為運算時(shí)的溢出保護位，而不需要在軟件設計過(guò)程中頻繁地進(jìn)行歸一化處理。由于12位精度的ADS7864具有6通道同時(shí)保持放大、適中的轉換速率與精度以及雙極性輸入等特點(diǎn)，非常適用于電網(wǎng)諧波分析儀的數據采集。TMS320F206(以下簡(jiǎn)稱(chēng)F206)與ADS7864的接口示意圖如圖3所示。

　　在許多相關(guān)文獻中，為保證DSP運行速度與A/D轉換器響應速度相匹配，往往采用片內I/O口與A/D轉換器接口，依靠軟件實(shí)現A/D轉換器的片選(CS)與數據讀取控制(RD)，這種方式雖然可保證操作的可靠性，但同時(shí)也占用了DSP上的I/O口資源，而且具有接口連接的A/D轉換器數量非常有限。

　　經(jīng)過(guò)仔細分析，在電網(wǎng)諧波分析儀的硬件設計中F206與ADS7864仍然采用了傳統的地址譯碼片選的接口方式，將F206的I/O空間選擇端IS與地址線(xiàn)ADl2～ADl5先輸入可編程邏輯器件GAL22V10，再輸出片選信號CS。F206的RD端直接與ADS7864的讀數據控制端RD端連接。

　　由于F206外部數據總線(xiàn)為16位，可將ADS7864的輸出數據寬度控制端BYTE接地，16位輸出直接與F206的數據總線(xiàn)相連。

　　由于在電網(wǎng)諧波分析中要求同時(shí)對三相電壓、電流信號進(jìn)行采樣，所以ADS7864的采樣保持啟動(dòng)控制端HOLDA、HOLDB、HOLDC直接與F206的I01端連接，當I01輸出低電平時(shí)，同時(shí)啟動(dòng)三組6路信號的采樣保持并進(jìn)行轉換。
在諧波分析儀的設計中，ADS7864的數據讀取采用地址模式，每次轉換結束后，由ADS7864的BUSY端通過(guò)反相器向F206的INT2端發(fā)出中斷信號，完成一次6路信號的采樣轉換共響應3次中斷，在每次中斷服務(wù)程序中讀取相應地址的轉換數據。

5 結束語(yǔ)

　　根據筆者長(cháng)期的設計體會(huì )，在DSP與A/D轉換器接口的硬件與軟件設計過(guò)程中，有幾個(gè)帶有共性的問(wèn)題需要引起足夠的重視：

(1)地址建立時(shí)間對接口的影響

　　在微處理器系統中為保證正確讀取數據，在讀數據控制信號RD有效前，需要提前建立地址總線(xiàn)信號，這一時(shí)間稱(chēng)為地址建立時(shí)間。在40 MHz主頻時(shí)，F206的地址建立時(shí)間最小值為8.5 ns，而ADS7864要求的地址建立時(shí)間至少為10 ns(使用8MHz外部時(shí)鐘時(shí)，下同)。顯然，由于地址建立時(shí)間的約束，F206在40 MHz主頻時(shí)不能采用傳統的地址譯碼片選方式與ADS7864接口，為保證時(shí)序的要求，必須使用I/0口。

　　當F206工作在20 MHz主頻時(shí)，地址建立時(shí)間為2l ns，則可以采用傳統的地址譯碼片選方式與ADS7864接口，這也是本文實(shí)際應用的接口方式。

(2)數據建立時(shí)間對接口的影響

　　為保證微處理器可靠地讀取數據，在距讀數據控制信號RD上升沿一段時(shí)間時(shí)，數據就應穩定地出現在數據總線(xiàn)上，這一時(shí)間稱(chēng)為數據建立時(shí)間。在A(yíng)DS7864中，要求讀數據控制信號RD和片選信號CS在輸出數據有效前必須保持低電平至少30 ns，但是當工作在20 MHz主頻時(shí)，F206的讀數據控制信號RD所能提供的數據建立時(shí)間在20 MHz主潁時(shí)最少為30 ns，顯然是不能可靠滿(mǎn)足要求的，必須使用F206的軟件狀態(tài)等待發(fā)生器來(lái)產(chǎn)生等待信號以讀取數據。

　　綜上所述，在DSP與A/D轉換器的接口設計中，只要仔細分析并充分考慮DSP運行速度與A/D轉換器響應時(shí)間之間的關(guān)系，并充分發(fā)揮DSP上軟件等待狀態(tài)發(fā)生器的作用，完全可以采用傳統的地址譯碼片選方式實(shí)現DSP與A/D轉換器之間的可靠接口，從而節約寶貴的I/O口資源。