AD7714的工作原理及其應用

1引 言

AD7714是適用于低頻測量應用的完整模擬前端。器件直接從傳感器接受低電平信號并輸出串行數字。它使用和 -差(Σ-Δ)轉換技術(shù)以實(shí)現高達24位的無(wú)誤碼性能。輸入信號加至專(zhuān)有的基于模擬調制器、具有可編程增益的前端。調制器的輸出由片內數字濾波器處理 [1]。通過(guò)片內控制寄存器可對此數字濾波器的第一個(gè)凹口編程，允許調整濾波器的截止頻率和穩定時(shí)間。AD7714具有3個(gè)差分模擬輸入(它也可以配置為5個(gè)準差分模擬輸入)以及差分基準輸入，可以對多達5個(gè)通道的系統實(shí)現信號調理和轉換。

2引腳定義及功能

DIP封裝的AD7714如圖1。各引腳定義如下：

圖1 AD7714的封裝及其引腳

引腳1 SCLK：串行時(shí)鐘。邏輯輸入端，外部串行時(shí)鐘加 至此端以存取來(lái)自AD7714的串行數據。

引腳2 MCLKIN：器件的主時(shí)鐘信號?？梢杂镁д窕蛲獠?時(shí)鐘提供。器件規定的時(shí)鐘輸入頻率為1MHz和2.4576MHz。

引腳3 MCLKOUT：配合MCLKIN使用，當器件的主時(shí)鐘是晶振時(shí)，晶振跨接在MCLKIN 和MCLKOUT引腳之間。

引腳4 POL：時(shí)鐘極性，邏輯輸入端。它決定了在與微控制器之間傳送數據時(shí)，串行時(shí)鐘應閑置為高電平還是低電平。POL為低，閑置為低，POL為高，閑置為高。

引腳5 SYNC：邏輯輸入端 ，當使用多個(gè)AD7714時(shí)，它用于數字濾波器和模擬調制器的同步。一般單個(gè)使用時(shí)都接高電平。

引腳6 RESET：邏輯輸入端，低電平有效輸入，它把器件的控制邏輯、接口邏輯、數字濾波器以及模擬調制復位到上電狀態(tài)。

引腳7(8) AIN1(AIN2)：可編程模擬輸入通道1(2)。與AIN6一起用時(shí)作為準差分輸入端;與AIN2(AIN1)一起用時(shí)作為差分輸入對的正(負)輸入端。

引腳9(10) AIN3(AIN4)：可編程模擬輸入通道3(4)。與AIN6一起用時(shí)作為準差分輸入端;與AIN4(AIN3)一起用時(shí)作為差分輸入對的正(負)輸入端。

引腳16 AIN5：可編程模擬輸入通道5。與AIN6一起用時(shí)作為差分輸入對的正輸入端。

引腳17 AIN6：模擬輸入通道6。它是準差分模式下AIN1到AIN4的基準點(diǎn);與AIN5一起用時(shí)作為差分輸入對的負輸入端。

引腳11 STANDBY：把此引腳置為低電平將關(guān)斷模擬和數字電路，電流消耗減至5 mA(典型值)。

引腳13 BUFFER：邏輯輸入端。低電平時(shí)AVDD線(xiàn)中流過(guò)的電流減至270 mA;高電平時(shí)使輸入端有較高的源阻抗。

引腳14 REFIN(-)：差分基準輸入的負輸入端，只要REFIN(+)大于REFIN(-)的條件下，則REFIN(-)可位于A(yíng)VDD和AGND之間的任何值。

引腳15 REFIN(+)：差分基準輸入的正輸入端，在REFIN(+)必須大于REFIN(-)的條件下，基準輸入是差分的。REFIN(+)可位于A(yíng)V DD和AGND之間的任何值。

引腳19 CS：片選邏輯輸入端，低電平有效。

引腳20 DRDY：邏輯輸出端。它是AD7714的數據寄存器有新的數字可供使用的標志。

引腳21 DOUT：AD7714的串行數據輸出端。通過(guò)它輸出片內寄存器信息以及模擬轉換后的數據。

引腳22 DIN：AD7714的串行數據輸入端。通過(guò)它將串行數據輸入片內寄存器(數據寄存器除外)。

引腳12 AVDD：為模擬正電源電壓。

引腳18 AGND：模擬電路的地基準點(diǎn)。

引腳23 DVDD：數字正電源電壓。

引腳24 DGND：數字電路的地基準點(diǎn)。

3AD7714的片內寄存器剖析

AD7714包含8個(gè)片內寄存器，它們可以通過(guò)器件的串行口訪(fǎng)問(wèn)。

3.1通信寄存器

它控制通道的選擇。在上電和復位之后，器 件等待對其通信寄存器的寫(xiě)操作。寫(xiě)至寄存器的數據決定對器件的下一次操作是讀還是寫(xiě)，并決 定對哪一個(gè)寄存器發(fā)生讀或寫(xiě)操作。隨后對所選擇的寄存器的讀或寫(xiě)(一般數據寄存器不進(jìn)行寫(xiě) 操作 )操作。一旦完成后續的對所選擇寄存器的讀和寫(xiě)操作，接口便返回到等待對通信寄存器寫(xiě) 操作的狀態(tài)。因此，所有與器件的通信必須從對通信寄存器的寫(xiě)操作開(kāi)始。另外，通過(guò)讀通信寄 存器還可以獲取DRDY的狀態(tài)。該寄存器的格式為表1。

表中0/DRDY對于寫(xiě)操作，必須把0寫(xiě)入該 位，否則寫(xiě)將無(wú)效。對于讀操作，該位將提供器件的DRDY標志，它與芯片的DRDY輸出引腳相同。

RS2~RS0為寄存器選擇位，對該寄存器寫(xiě) 時(shí)，由這3位決定對8個(gè)片內寄存器中哪一個(gè)發(fā)生下一次的讀或寫(xiě)操作。RS2為最高位，RS0為最 低位，RS2RS1RS0從000至111分別對應通信寄存器，模式寄存器，濾波器高寄存器，濾波器低 寄存器，測試寄存器，數據寄存器，零刻度校準寄存器，滿(mǎn)刻度校準寄存器。

CH2~CH0為通道選擇。這3個(gè)位選擇用作轉 換或用作訪(fǎng)問(wèn)校準系數的通道，如表2。

3.2模式寄存器

它是8位寄存器，可從中讀出數據或把數據寫(xiě) 入其中，寄存器格式如表3。

表3中MD2～MD0為AD7714的工作模式選擇位。MD2為最高位，MD0為最低位，MD2、MD1、MD0從000至111分別對應正常模 式、自校準、零刻度系統校準、滿(mǎn)刻度系統校準、系統失調校準、背景校準、零刻度自校準、 滿(mǎn)刻度自校準;

G2～G0為增益設置。G2、G1、G0從000至111分別對應的增益為1、2、4、8、16、32、 64、128。

BO為燒斷電流。上電或復位狀態(tài)為0。此位 為1時(shí)燒斷電流連接至所選的模擬輸入對，一個(gè)連接到AIN(+)輸入端，一個(gè)連接到AIN( -)輸入端。

FSYNC為濾波器同步。此位為高電平時(shí)，數 字濾波器的結點(diǎn)、濾波器控制邏輯、校準控制邏輯以及模擬調制器均保持在其復位狀態(tài)。此位為 低電平時(shí)，調制器和濾波器開(kāi)始處理數據。

3.3濾波器寄存器

由濾波器高寄存器和濾波器低寄存器兩個(gè)8位 的寄存器構成(格式分別為表4，表5)，它們都可讀寫(xiě)。

表4中B/U為雙極性/單極性工作模式。此位 為0選擇雙極性工作(上電或復位的缺省狀態(tài))，此位為1選擇單極性工作。

WL為字長(cháng)度。此位為零則當從數據寄存器讀 出時(shí)選擇十六位字長(cháng)，此位為1則選擇24位字長(cháng)。

BST為此位為0將減少模擬前端所取電流。為 了減少AVDD吸取的電流，當器件在fCLKIN =1MHz或2.4576MHz、增益為1至4的情況下工作時(shí)，此位應當為0;當器件工作于f CLKIN=2.4576MHz、增益為8至128情況下時(shí)，此位必須為1，以確保器 件正常工作。

CLKDIS 為主時(shí)鐘禁止位。此位為1將禁止主時(shí)鐘出現在MCLKOUT引腳。這樣就可以斷開(kāi) MCLKOUT與系統中其他器件間的時(shí)鐘信號，以節省功率。

FS11~FS0為濾波器選擇。AD7714片內提供 [sin(x)/ x ]3濾波器響應。寫(xiě)入濾波寄存器的這12位數據決定濾波器截止頻率、濾波器第一個(gè) 凹口的位置以及器件的數據輸出速率。與增益一起還決定器件的輸出噪聲和有效分辨率。濾波器 第1個(gè)凹口發(fā)生的頻率f=fCLKIN/128/ Num。其中Num是位FS0至FS11的十進(jìn)制等效值，其范圍為19～4000 [2]。

3.4測試寄存器

測試器件時(shí)使用。上電或復位時(shí)缺省為全0。 除測試外一般不用改變該寄存器的內容，否則器件將不能正常工作。

3.5數據寄存器

它是一個(gè)只讀寄存器，包含器件最近的轉換 結果。是否有新的的轉換結果由DRDY引腳是否變?yōu)榈碗娖經(jīng)Q定。通過(guò)寫(xiě)濾波器高寄存器的WL 位，寄存器可編程為16位或24位寬度。

3.6零(滿(mǎn))刻度校準寄存器

AD7714包括3個(gè)零(滿(mǎn))刻度校準寄存器， 3個(gè)寄存器互相完全獨立，所以在全差分模式下，每一個(gè)輸入通道都有一個(gè)零(滿(mǎn))刻度寄存器， 這些寄存器的每一個(gè)均為24位讀/寫(xiě)寄存器，當寫(xiě)這些寄存器時(shí)，必須寫(xiě)入24位，否則將沒(méi)有數據 被送至寄存器。它與相應的滿(mǎn)(零)刻度寄存器一起使用以組成寄存器對，分別與各輸入通道相聯(lián)系。

4 AD7714的校準分析

AD7714提供許多校準選項，它們可通過(guò)模式 寄存器的MD2、MD1、MD0位來(lái)編程。校準周期可以在任何時(shí)刻通過(guò)寫(xiě)模式寄存器的這些位來(lái)開(kāi) 始。當環(huán)境工作溫度或電源電壓有變化時(shí)，應該在器件上啟動(dòng)校準程序。如果在所選的增益、濾 波器凹口或雙極性/單極性輸入范圍方面有變化，也應當啟動(dòng)校準。

4.1自校準

通過(guò)把0，0，1寫(xiě)入模式寄存器的MD2、MD1、MD0位，就可以開(kāi)始器件的自校準。它自動(dòng)完成零刻度自校準和滿(mǎn)刻度自校準兩種校準操 作。器件也可以分別進(jìn)行零刻度自校準和滿(mǎn)刻度自校準。但進(jìn)行滿(mǎn)刻度校準前必須保證器件已包 含有效的零刻度系數。分別進(jìn)行校準的意義在于：在完全的自校準時(shí)序完成后，可由它本身實(shí) 現另外的失調或增益校準，從而調整器件的零點(diǎn)或增益。例如校準參數中的一個(gè)(或是失調或是 增益)，將不會(huì )影響另一個(gè)參數。

4.2系統校準

該校準能補償增益和失調誤差以及它自己的內 部誤差，也可用于消除模擬輸入端源阻抗的任何誤差。完成系統校準必須分為兩步。即零刻度系 統校準和滿(mǎn)刻度系統校準。將零(滿(mǎn))刻度點(diǎn)加至模擬輸入端，而后通過(guò)把0，1，0(0，1， 1)寫(xiě)入模式寄存器的MD2、MD1、MD0來(lái)開(kāi)始零(滿(mǎn))刻度系統校準。注意，零刻度系統 校準必須先于滿(mǎn)刻度系統校準。

4.3背景校準

該校準模式把其校準步驟與正常轉換時(shí)序相交錯，即它提供連續的零刻度自校準。背景校準不提供任何滿(mǎn)刻度校準，因此在進(jìn)行該校準前應當 完成自校準。器件在該校準模式下消除了失調漂移。應當注意，器件在此模式下不應使用SYNC 輸入端或FSYNC位。

5 AD7714的工作時(shí)序及接口范例

AD7714和AT89C52的接口可以通過(guò)兩種方式 實(shí)現，一種是用AT89C52的RXD(P3.0)與AD7714的DATAIN和DATAOUT進(jìn)行數據傳送， 并利用AT89C52的TXD自帶的時(shí)鐘信號提供給AD7714的SCLK;一種是用AT89C52的某一端 口位(如P1.0)與AD7714的DATAIN和DATAOUT進(jìn)行數據傳送，對另一端口位(如 P1.1)編程產(chǎn)生時(shí)鐘信號以提供給AD7714的SCLK。圖中給出了第一種連接方式，并通過(guò)監視 通信寄存器的DRDY位以確定數據寄存器何時(shí)有新數據，當然也可以用AT89C52的一個(gè)端口位與 AD7714的DRDY引腳相連，以輪詢(xún)的方式來(lái)確定，另外還可以以中斷方式來(lái)實(shí)現。AD7714的 讀/寫(xiě)時(shí)序圖見(jiàn)圖2和圖3。

與AT89C52的典型接口電路與設計程序的流 程如圖4和圖5。

圖4 AD7714與89C52的接口電路

圖5 AD7714程序設計的主要流程圖

6 結束語(yǔ)

AD7714以其靈活多樣的操作方式和簡(jiǎn)單的接 口方法深受用戶(hù)的喜愛(ài)，但也必須注意以下幾點(diǎn)：

(1)頻率的設置與器件轉換的有效數據密切相 關(guān)，要實(shí)現24位無(wú)誤碼，必須保證濾波器的第一個(gè)凹口頻率小于60Hz。

(2)AD7714的輸出噪聲、分辨率、增益和第 一個(gè)凹口頻率是緊密相關(guān)的;

(3)AD7714數據輸出(寫(xiě)入)的位次序與 AT89C52數據讀入(輸出)的位次序剛好相反，因此程序中必須安排位顛倒程序。