嵌入式開(kāi)發(fā)PCI卡的PCB布線(xiàn)規則

PCI卡的布線(xiàn)比較講究，這是PCI信號的特點(diǎn)決定的。在常規性的高頻數字電路設計中我們總是力求避免阻抗不匹配造成的信號反射、過(guò)沖、振鈴、非單調性現象，但是PCI信號卻恰恰是利用了信號的反射原理來(lái)傳輸物理信號，為使能夠合理利用信號反射同時(shí)又盡力避免較大的過(guò)沖、振鈴和非單調性等副作用，PCI- SIG在PCI規范中對PCB物理實(shí)現做了一些規定。

PCI-SIG推薦PCI卡使用四層PCB板，PCI-SIG規定的PCI連接器的信號分布也正是為便于四層板布線(xiàn)而優(yōu)化定義的。PCI-SIG對PCI控制器的引腳分布也做了一個(gè)推薦性的示意圖，實(shí)際上AMCC、PLX、 OXFORD等PCI控制器生產(chǎn)商也執行了這個(gè)推薦，在這個(gè)推薦的pin分布下，使用兩層PCB板實(shí)際上也是很方便布線(xiàn)的，但是如果PCI卡系統硬件很復雜，需要多個(gè)電源分割層面的情況下還是多層PCB更好。

PCI卡上任何一個(gè)PCI信號僅能連接到一個(gè)負載(包括也不能另外連接到一個(gè)上拉電阻)。除了CLK，RST，INTA#~INTD#，JTAG這些pin之外，所有pin從金手指與卡座的接觸點(diǎn)算起到負載端不得大于 1.5inch;CLK信號長(cháng)度為2.5+-0.1inch，這個(gè)長(cháng)度有點(diǎn)長(cháng)，所以許多情況下需要繞彎走線(xiàn)以達到長(cháng)度要求，這就是為什么常常在PCI卡上見(jiàn)到CLK的蛇形走線(xiàn)的原因;對其余幾個(gè)pin沒(méi)有特殊規定。多層PCB時(shí)信號走線(xiàn)不要跨越不同的電源層面(至少，存在分割電源層面的那一層應位于PCB 的另一面)，這也就是為什么常常見(jiàn)到PCI卡上A面金手指走上來(lái)的所有信號往往都打個(gè)過(guò)孔走到B面(元件面)的原因。

每個(gè)PCI信號的特性阻抗為60～100歐姆，負載電容不得超過(guò)10pf，IC的IO Pad應能夠承受-3.5V的下沖和+7.1V的信號過(guò)沖。對于A(yíng)MCC、PLX、OXFORD等PCI控制器生產(chǎn)商來(lái)說(shuō)，他們的控制器IC都滿(mǎn)足這些規定，用戶(hù)不必考慮，但是如果使用CPLD/FPGA來(lái)實(shí)現PCI控制器則必須考慮使用的型號是否滿(mǎn)足這些規定，一般Altera、Xilinx等CPLD /FPGA廠(chǎng)商會(huì )在其數據手冊中明確聲明該型號CPLD/FPGA是否兼容PCI信號規范。

好了，普通32位33MHz PCI卡的布線(xiàn)還是比較簡(jiǎn)單的，主要滿(mǎn)足長(cháng)度要求就可以了。其實(shí)如果沒(méi)有非常嚴格按照布線(xiàn)要求來(lái)作的話(huà)一般也不會(huì )出現問(wèn)題，但是根據主板芯片組不同，一旦引發(fā)信號兼容性問(wèn)題，要硬件調試PCI卡，那將是電路設計中最痛苦的經(jīng)歷了。