Altera發(fā)售6.0版Nios II嵌入式處理器和開(kāi)發(fā)工具

Altera公司日前宣布正式發(fā)售6.0版Nios II嵌入式處理器和Nios II嵌入式設計套件(EDS)。Nios II EDS提供32位、單精度、IEEE 754兼容浮點(diǎn)支持，含有最近發(fā)布的Nios II C語(yǔ)言至硬件加速(C2H)編譯器。此外，Altera更新了Nios II嵌入式處理器，提高了設計人員構建多處理器系統的效率。

Altera亞太區營(yíng)銷(xiāo)總監梁樂(lè )觀(guān)說(shuō)：“Nios II C2H編譯器和浮點(diǎn)支持提高了嵌入式軟件開(kāi)發(fā)人員的靈活性，幫助他們提高設計性能，突出了Nios II處理器作為FPGA計算平臺所具有的產(chǎn)品及時(shí)面市的優(yōu)點(diǎn)。6.0版Nios II處理器和EDS的這些特性進(jìn)一步擴大了Altera在嵌入式系統市場(chǎng)的領(lǐng)先優(yōu)勢。”

浮點(diǎn)支持是Nios II定制指令的一部分。定制指令將軟件運算卸載給硬件，在提高CPU性能方面具有很大的靈活性。用戶(hù)選擇該功能后，預先構建好的浮點(diǎn)定制指令被自動(dòng)加入到 CPU數據通道中，利用專(zhuān)用硬件來(lái)完成所有的后續浮點(diǎn)運算。軟件編程工具鏈完全支持浮點(diǎn)定制指令，為設計人員提供了完全透明的編程模型。

Nios II C2H編譯器是Nios II用戶(hù)的效能工具。它從根本上提高了嵌入式軟件的性能，將性能要求較高的C語(yǔ)言子程序自動(dòng)轉換為硬件加速器，集成到基于FPGA的Nios II子系統中。

Nios II處理器不但改進(jìn)了工具鏈，現在還提供頂層同步信號，使設計人員能夠更靈活的管理多處理器系統啟動(dòng)問(wèn)題。設計人員可以使用只針對處理器的復位信號來(lái)控制Nios II處理器的啟動(dòng)順序。