基于多種微處理器的工作控制系統共用存儲體的研究

摘要：基于多種微處理器的工業(yè)控制系統中共用存儲體的方法，論述了多微處理器的工業(yè)控制系統共用存儲體的工作原理和電路結構，解決了在多種微處理器系統中同時(shí)訪(fǎng)問(wèn)共用存儲體問(wèn)題。使上位機系統與下位機系統的數據傳輸由一般的工業(yè)控制總線(xiàn)級上升為處理器訪(fǎng)問(wèn)存儲器級，且保證了控制系統數據傳輸的可靠性。

關(guān)鍵詞：控制系統 微處理器 共用存儲體

隨著(zhù)計算機技術(shù)、微電子技術(shù)、網(wǎng)絡(luò )技術(shù)和自動(dòng)控制系統的發(fā)展，基于多種微處理器的計算機控制系統已大規模應用于工業(yè)控制領(lǐng)域。這種體系結構一般都由上位機系統和下位機系統組成，上位機系統可以充分利用豐富的軟件資源、強大的系統和網(wǎng)絡(luò )功能，進(jìn)行人機交互操作、數據分析、數據處理、數據存儲以及網(wǎng)絡(luò )的連接，以形成工業(yè)控制系統的局域網(wǎng)絡(luò );下位系統則使用控制功能強、抗電磁干擾好、易于開(kāi)發(fā)、具有智能的控制系統如單片機系統、PLC等，主要用于數據采集、數據轉換等一些具有特殊要求的工業(yè)控制過(guò)程。上位、下位機系統采用傳統的RS- 485或其它總線(xiàn)方式連接，如圖1所示。

這種系統結構方式主要存在抗電磁干擾性能較差、網(wǎng)絡(luò )及數據傳輸慢和硬件資源浪費等問(wèn)題，整個(gè)系統還存在高性能CPU、存儲器與低性能傳輸系統之間的矛盾，不適合用于高速數據采集系統中。

隨著(zhù)技術(shù)的發(fā)展以及控制對象生產(chǎn)工藝的要求，工業(yè)控制系統具有更高的實(shí)時(shí)性，對數據的采集和傳輸有了更高的要求，因此以上述方式組成的控制系統的缺點(diǎn)越來(lái)越突出。為了解決上述問(wèn)題，作者將下位機系統作為上位機系統的功能擴充板，以減少上位機系統與下位機數據傳輸的距離，提高數據傳輸速率以及準確性，減少電磁干擾。

下位機系統由CPU、RAM、ROM、數據緩沖器、數據鎖存器、A/D(或D /A)轉換電路等單元組成，使用上位機系統的電源、數據線(xiàn)、地址線(xiàn)和信號控制線(xiàn)，減少了數據經(jīng)網(wǎng)絡(luò )傳輸過(guò)程，避免了由于傳輸線(xiàn)路受電磁干擾帶來(lái)的一系列問(wèn)題。數據存儲體系采用上位、下位機系統都可以訪(fǎng)問(wèn)的高速存儲器解決了由于傳輸問(wèn)題而導致的瓶頸，充分發(fā)揮高速存儲體性能，提高了數據傳輸的速度。上拉機系統系統使用TCP/IP通訊協(xié)議，連接多個(gè)上位機系統構成控制系統網(wǎng)絡(luò )。

1 工作原理

以上位機系統的工業(yè)IPC機和下位機系統的HD64180為例介紹系統的工作原理。電路原理圖如圖2所示。

下位機系統由CPU、數據存儲器、數據緩沖器、數據鎖存器以及譯碼電路等組成?？勺鳛樯衔粰C的一個(gè)外部設備，使用地址可在I/O保留區C0H之后，目的是避免與上位機其它外部設備的地址產(chǎn)生沖突[1]。由于存儲體使用了上位機系統的部分數據線(xiàn)、地址線(xiàn)和控制信號線(xiàn)，可能產(chǎn)生上位、下位機系統同時(shí)對高速存儲體訪(fǎng)問(wèn)的沖突，為了解決此問(wèn)題，在下位機系統中使用兩組高速存儲體A、B。存儲體的地址在下位機系統中可安排在ROM的地址之后，在上位機系統中則在A(yíng)000H之后，目的是避免與上位機系統內部存儲器地址產(chǎn)生沖突。數據緩沖與鎖存采用單、雙向總線(xiàn)收發(fā)器將上位、下位機系統的數據線(xiàn)、地址線(xiàn)和控制信號線(xiàn)對存儲體的操作隔離，通過(guò)對總線(xiàn)收發(fā)器使能端的控制決定CPU對存儲體的訪(fǎng)問(wèn)。因此，對存儲體的讀、寫(xiě)控制權在任一時(shí)刻只能屬于兩個(gè)CPU之一。

2 電路結構

為了保證存儲數據的連續性，下位機在系統的CPU即將對存儲體A的末地址進(jìn)行操作時(shí)，發(fā)出轉體信號。上位機系統響應后，控制總線(xiàn)收發(fā)器的使能端使存儲體B與上位機系統總線(xiàn)隔離，則與下位機系統總線(xiàn)連通進(jìn)行數據存儲操作，而上位機系統可以對存儲體A進(jìn)行讀寫(xiě)。電路中使用兩片存儲器構成存儲體，CPU對存儲體的使用由轉體控制信號通過(guò)反相器決定，保證對存儲體的操作在任意時(shí)刻只屬于兩個(gè) CPU之一。當上位機系統對存儲體A操作時(shí)，U1、U2處于導通狀態(tài)，U3、U4、U5、U6處于隔離狀態(tài)，而U7、U8對于下位機系統來(lái)講則處于導通狀態(tài)。因此，系統中不會(huì )發(fā)生不同CPU對同一存儲體進(jìn)行競爭的事件。

使用這種體系結構不僅有效地解決了工業(yè)控制系統中不同微處理器使用同一存儲體的問(wèn)題，而且解決了不同CPU使用高速存儲器由于傳輸問(wèn)題而帶來(lái)的瓶頸，使上位機系統與下位機系統的數據傳輸由一般的工業(yè)控制總線(xiàn)級上升為處理器訪(fǎng)問(wèn)存儲器級，且保證了控制系統數據傳輸的可靠性。作者使用此方式體系結構開(kāi)發(fā)了多種數據采集與處理系統，已在多個(gè)領(lǐng)域成功使用。