<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > 可視化系統集成器大大加快系統開(kāi)發(fā)

可視化系統集成器大大加快系統開(kāi)發(fā)

作者: 時(shí)間:2016-08-03 來(lái)源:電子產(chǎn)品世界 收藏

  System View公司是一家位于美國加州的早期創(chuàng )業(yè)型公司,公司的主要產(chǎn)品和業(yè)務(wù)是設計開(kāi)發(fā)當今嵌入式系統集成開(kāi)發(fā)所使用的工具,打破傳統,推出更加高效便捷的開(kāi)發(fā)工具。近期該公司推出一款嵌入式系統開(kāi)發(fā)工具,命名為“可視化系統集成器()”,這款軟件的目的是讓開(kāi)發(fā)人員能夠在圖形環(huán)境下以更加直觀(guān)方式描述一個(gè)完整的異構系統。這也是業(yè)內唯一的一款產(chǎn)品讓開(kāi)發(fā)人員既能夠清晰的描述系統平臺規范又能夠搭建好完整的系統。

本文引用地址:http://dyxdggzs.com/article/201608/294976.htm

  

 

  這款開(kāi)發(fā)環(huán)境是基于 Vivado HLx設計工具集開(kāi)發(fā)的,如果你知道如何使用Vivado IP集成器,那么對這個(gè)開(kāi)發(fā)環(huán)境也不會(huì )陌生。設計人員可以指定并搭建基于處理器以及 All Programmable(全可編程)器件的異構系統,基于指定的系統規范,可以自動(dòng)生成系統架構以及所需的軟件驅動(dòng)程序。

  上面的介紹可能有些抽象,下面我們結合實(shí)例說(shuō)明。制定一個(gè)“平臺規范”包括多個(gè)可執行部分,主要分為兩類(lèi):軟件執行部分(一個(gè)或多個(gè)處理器)和硬件執行部分(一個(gè)或多個(gè)FPGA模塊)。軟件執行部分可以是基于X86處理器、ARM處理器(包括Zynq SoC和Zynq UltraScale+ MPSoC器件集成的ARM處理器)或者DSP器件。

  軟件與硬件執行部分之間的相互通信是通過(guò)預先定義的“平臺I/O”,這樣的I/O接口可以是PCIe規范,用于處理器與處理器之間或者X86處理器與FPGA之間的通信,也可以是片上AXI協(xié)議接口,適用于當我們的設計平臺是基于 Zynq-7000 SoC或者Zynq UltraScale+ MPSoC,以太網(wǎng)接口用于系統間的網(wǎng)絡(luò )/局域網(wǎng)接口。借助VSI工具就可以描述整個(gè)系統的結構設計。

  

 

  圖1 借助VSI開(kāi)發(fā)系統結構實(shí)例

  上圖是借助VSI實(shí)現的一個(gè)網(wǎng)絡(luò )數據包處理的系統,整個(gè)系統包括兩個(gè)Xilinx FPGA,通過(guò)PCI/E接口連接到一個(gè)X86架構的計算機上,X86計算機通過(guò)“TCP/IP”協(xié)議實(shí)現與外界的數據輸入/輸出,同時(shí)FPGA也可以通過(guò)“NETWORK”和“LAN”以太網(wǎng)接口實(shí)現與外界通信功能。

  設計人員可以使用配置面板設置各種參數,如使用的CPU類(lèi)型(X86、ARM等)、CPU的數量,通信接口累心,通信帶寬等,全部都是可以用戶(hù)自定義的,由此可以看出這些功能給設計人員提供了非常大的靈活性,可以根據系統功能和性能指標設計最優(yōu)化的系統結構。目前VSI支持網(wǎng)絡(luò )數據處理、工業(yè)控制和加速器卸載等應用的系統設計。



關(guān)鍵詞: Xilinx VSI

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>