Xilinx Zynq UltraScale+ MPSoC技術(shù)概覽

　　Xilinx的六位專(zhuān)家在IEEE Micro雜志3/4月刊上聯(lián)名發(fā)表了一篇15頁(yè)的長(cháng)文深度描述了Xilinx 16nm Zynq UltraScale+ MPSoC相關(guān)技術(shù)信息。

　　Zynq UltraScale+ MPSoC是Xilinx推出的第二代多處理SoC系統，在第一代Zynq-7000的基礎上做了全面升級。包括先進(jìn)的multi-domain，multi-island電源管理系統;高密度片上UltraRAM靜態(tài)存儲器;單通道速率高達32Gbps的高速收發(fā)器;集成100GbE、PCIe Gen4、150Gbps Interlaken等I/O控制器;高性能UltraScale可編程邏輯。和Zynq-7000系列器件相比，加密、安全和電源管理都得到了顯著(zhù)增強。Zynq UltraScale+ MPSoC系統框圖如下圖1所示。

　　圖1 Zynq UltraScale+ MPSoC系統框圖

　　和第一代Zynq-7000 SoC一樣，Zynq UltraScale+ MPSoC第一級初始化boot也是先從PS啟動(dòng)，支持RSA簽名和AES認證。在初始化Boot確認整個(gè)器件的安全性之后再加載PL(可編程邏輯)配置。用戶(hù)可以把Zynq UltraScale+ MPSoC的片上PL看成處理器的外設，可用于應用加速或其它差異化的處理。Zynq UltraScale+ MPSoC的各子系統和PL可以完全關(guān)電或進(jìn)行動(dòng)態(tài)電源管理按需開(kāi)關(guān)。大多數的Zynq UltraScale+ MPSoC PS里面的處理器核均可獨立供電。

　　Zynq UltraScale+ MPSoC的PS有以下主要特點(diǎn)：

　　? 一個(gè)四核64位ARM Cortex-A53處理器，帶L1和L2級緩存和ECC功能，可單獨上電和關(guān)電;

　　? Cache一致性互聯(lián)單元為PS和PL提供雙向Cache一致性保證;

　　? SMMU(系統內存管理)單元用于PS和PL虛擬內存管理;

　　? 雙核ARM Cortex-R5F處理器(帶浮點(diǎn)擴展)，可運行在鎖步模式或獨立工作模式，包含Cache和帶ECC的存儲，可成對關(guān)電;

　　? ARM Mali-400 MP2 GPU用于2D/3D圖形顯示，帶支持一路或兩路4Kp30視頻流的DP接口;

　　? H.265/264視頻編解碼器，10位像素深度下支持4Kp60編解碼;

　　? 基于三冗余處理器的配置和電源管理單元;

　　? DDR控制器支持ECC功能的DDR3/4和LPDDR3/4 SDRAM，Zynq UltraScale+ MPSoC的PS和PL共享SDRAM空間;

　　? 硬核外設包括：GigE、USB3.0、SATA3.0、SPI、IIC、CAN、UART和Flash控制器(QSPI-NOR、SD、eMMC、ONFI NAND)。

　　Zynq UltraScale+ MPSoC的PS由兩個(gè)處理子系統構成：雙核Cortex-R5F實(shí)時(shí)處理子系統，包括低功耗域的鎖步RPU(實(shí)時(shí)處理單元);應用子系統含一個(gè)基于四核、64位 ARM Cortex-A53 處理器的RPU(應用處理單元)，工作在全功耗域。Zynq UltraScale+ MPSoC使用一個(gè)獨立的功耗域用于PL和電池供電域(安全秘鑰和實(shí)時(shí)時(shí)鐘)。

　　基于雙核ARM Cortex-R5F處理器的RPU可工作在鎖步和獨立運行模式。鎖步模式用于安全性要求嚴苛的場(chǎng)合，在鎖步模式下，從處理器輸入延時(shí)兩拍提供時(shí)間分集。兩個(gè)AMR Cortex-R5F處理器版圖在物理上不同以提供物理分集，鎖步檢查邏輯也是冗余的。RPU有一個(gè)獨立的低延時(shí)接口到PL，在全功耗域(包括APU)關(guān)電的情況下也可以訪(fǎng)問(wèn)。RPU可以低延時(shí)確定性訪(fǎng)問(wèn)片上內存來(lái)用于安全性要求嚴苛的實(shí)時(shí)服務(wù)。低功耗子系統(LPS)包括RPU支持ASIL-C和SIL3標準。全功耗子系統(FPS)包括APU支持 ASIL-B和SIL2標準。

　　APU、RPU和PL子系統共享內存，Zynq UltraScale+ MPSoC的SMMU提供內存保護并在Boot時(shí)為APU、RPU和PL子系統提供內存分割。片上的DDR控制器提供六個(gè)訪(fǎng)問(wèn)端口供片上多個(gè)Master設備共享訪(fǎng)問(wèn)。DDR控制器提供三種模式的交易：低延時(shí)(LL)，高吞吐(BE)和實(shí)時(shí)(RT)。低延時(shí)(LL)交易具有最高優(yōu)先級的仲裁，實(shí)時(shí)(RT)交易不能超過(guò)其延時(shí)要求，RT請求帶時(shí)間戳和跟蹤功能確保給定延時(shí)保證。如果RT交易延時(shí)保持在給定要求之下，它被當做高吞吐(BE)交易，當RT時(shí)間戳超出延時(shí)保證，內存控制器提高RT的優(yōu)先級到最高級。

　　多端口的PS-PL互聯(lián)支持高達1TB的帶寬，每個(gè)Port可支持85Gbps，Port符合AMBA AXI4接口標準，支持128、64或32bit數據位寬訪(fǎng)問(wèn)。一致性端口符合AMBA ACE Cache一致性協(xié)議，提供單向或雙向的Cache一致性保證。

　　Zynq UltraScale+ MPSoC可以從QSPI、ONFI NAND、SD卡或者eMMC啟動(dòng)，啟動(dòng)鏡像和bit文件可以使用4096bit RSA秘鑰簽名(帶384bit SHA-3)。同時(shí)還提供片上存儲器用于多重RSA公共秘鑰來(lái)支持秘鑰撤回。安全boot支持256bit AES加密，AES秘鑰可以存儲在e-fuse或電池供電備份的RAM中。為了緩和DPAs，解密只在簽名認證成功后進(jìn)行。啟動(dòng)鏡像(或bit文件)加密支持key rolling進(jìn)一步緩和DPAs。篡解檢測機制檢測供電、片上溫度、時(shí)鐘頻率和關(guān)鍵的內部和外部接口。如果檢測到篡解事件，安全子系統清除并鎖定系統，只能是再次冷啟動(dòng)才能恢復。

　　Zynq UltraScale+ MPSoC有多個(gè)電源域，然后更進(jìn)一步分成多個(gè)power islands——on-die power-gated域。每一個(gè)APU處理器核都是獨立的power-gated，RPU處理器是成對的power-gated。在FPD電源域上電的時(shí)候，每一個(gè)APU核都能夠通過(guò)power-gate獨立關(guān)電，APU L2和RPU緊密耦合內存也是可以獨立關(guān)電的。每一個(gè)大型外設同樣可以獨立關(guān)電。標準的電源管理API允許PMU(電源管理單元)為APU和RPU提供電源管理服務(wù)。

　　Zynq UltraScale+ MPSoC支持四種電源模式：

　?、?Full-power模式;

　?、?Low-power模式，此時(shí)FPD是關(guān)閉的;

　?、?Sleep模式同時(shí)DRAM暫停;

　?、?Power-off模式同時(shí)DRAM暫停。