未來(lái)機器人可以開(kāi)發(fā)FPGA嗎？

　　隨著(zhù)人工智能技術(shù)的發(fā)展，機器人已經(jīng)開(kāi)始接管人類(lèi)的部分工作，例如快遞、工廠(chǎng)作業(yè)、餐廳服務(wù)員甚至媒體編輯---紐約時(shí)報就聘請了一位機器人做總編。未來(lái)，機器人可以介入半導體設計開(kāi)發(fā)嗎?例如，機器人可以進(jìn)行FPGA開(kāi)發(fā)嗎?

　　縱觀(guān)編程語(yǔ)言的發(fā)展，從匯編到C到更高級抽象語(yǔ)言，都是在降低開(kāi)發(fā)的門(mén)檻，把常規的瑣碎的工作用高級語(yǔ)言來(lái)抽象。對于FPGA開(kāi)發(fā)，以前工程師需要掌握硬件描述語(yǔ)言如VHDL進(jìn)行RTL級的開(kāi)發(fā)，自從三年前Xilinx 推出 Vivado 設計套件以來(lái)，FPGA開(kāi)發(fā)門(mén)檻已經(jīng)大大降低了，不再一定要用RTL的語(yǔ)言，使用C語(yǔ)言就可以快速完成FPGA開(kāi)發(fā)，這是一件讓軟件工程師們振奮的事情----以前的內存管理DMA、接口等要請硬件工程師來(lái)完成，現在寫(xiě)一段C語(yǔ)言代碼就可以完成了。而近日，賽靈思發(fā)布了Vivado 設計套件HLx版套件，讓FPGA開(kāi)發(fā)更容易了，未來(lái)，用機器人來(lái)開(kāi)發(fā)FPGA真不是夢(mèng)想了!

　　Vivado HLx 版本可為設計團隊提供實(shí)現基于 C 的設計、重用優(yōu)化、IP 子系統重復、集成自動(dòng)化以及設計收斂加速所需的工具和方法。與 UltraFast? 高層次生產(chǎn)力設計方法指南相結合，這種特殊組合經(jīng)過(guò)驗證，不僅可幫助設計人員以高層次抽象形式開(kāi)展工作，同時(shí)還可促進(jìn)重復使用，從而可加速生產(chǎn)力。

　　新版 HLx 包括 HL 系統版本、HL 設計版本和 HL WebPACK? 版本。所有 HLx 版本均包括帶有 C/C++ 庫的 Vivado 高層次綜合 (HLS)、Vivado IP 集成器 (IPI)、LogicCORE? IP 子系統以及完整的 Vivado 實(shí)現工具套件，使主流用戶(hù)能夠方便地采用生產(chǎn)力最高、最先進(jìn)的C 語(yǔ)言和 IP設計流程。結合最新 UltraFast? 高級生產(chǎn)力設計方法指南，相比采用傳統方法而言，用戶(hù)可將生產(chǎn)力提升 10-15 倍!

　　可能有些人說(shuō)我用RTL來(lái)開(kāi)發(fā)會(huì )將FPGA優(yōu)化的更好，是的沒(méi)有錯，但是這要耗費更多的時(shí)間和人力，以前我們需要RTL是因為FPGA里的邏輯資源有限，需要做更好的優(yōu)化邏輯資源的試用，現在，FPGA已經(jīng)有大量邏輯資源了，而且FPGA也日益復雜，為了優(yōu)化資源去耗費時(shí)間和人力已經(jīng)不劃算了。這就跟軟件編程一樣，如果用匯編會(huì )更有效但是用C則開(kāi)發(fā)時(shí)間更短。

　　賽靈思公司亞太區銷(xiāo)售與市場(chǎng)副總裁楊飛曾經(jīng)以實(shí)際開(kāi)發(fā)案例來(lái)說(shuō)明HLS工具給設計師帶來(lái)的好處，他說(shuō)在開(kāi)發(fā)4G OFDM QAM64編碼處理時(shí)，如果設計師如果用傳統方法則要耗時(shí)三個(gè)月，如果用Vivado開(kāi)發(fā)套件縮短到幾天，如果要開(kāi)發(fā)4G OFDM QAM256編碼，則設計師用傳統方法基本不可能完成了，如果用Vivado開(kāi)發(fā)套件則很快可以完成開(kāi)發(fā)。

　　所以高層次綜合工具可以把設計師從最繁瑣、最基礎的代碼開(kāi)發(fā)中解放出來(lái)，讓他們在更高級的工作中發(fā)揮創(chuàng )造性，如算法、建模等。

　　另外，在軟件定義一切的時(shí)代，賽靈思已經(jīng)推出了一系列SDx開(kāi)發(fā)環(huán)境(SDSoC、SDAccel 和 SDNet)，助力芯片設計、數據庫開(kāi)發(fā)、下一代網(wǎng)絡(luò )領(lǐng)域的軟件工程師輕松用FPGA實(shí)現創(chuàng )意，這會(huì )將賽靈思的用戶(hù)擴大5倍!以后軟件工程師輕松用FPGA開(kāi)發(fā)創(chuàng )新應用不是夢(mèng)想了!

　　而且HLx 開(kāi)發(fā)工具不是單個(gè)工具，賽靈思也考慮生態(tài)系統的建設，形成開(kāi)放的勢態(tài)，HLx還有針對生態(tài)系統的版本均包括 Vivado HLS、Vivado IPI、LogicCORE IP 子系統和完整的 Vivado 實(shí)現工具套件。

　　此外，賽靈思及其聯(lián)盟生態(tài)系統還在不斷擴展特定市場(chǎng)的 C 語(yǔ)言庫，諸如針對視頻和圖像處理的 OpenCV，以及面向汽車(chē)駕駛員輔助系統 (ADAS) 和數據中心應用的機器學(xué)習等。賽靈思的全新 LogiCORE IP 子系統是一種高度可配置的、專(zhuān)為特定市場(chǎng)量身定制的構建模塊，其集成了多達 80 個(gè)不同的 IP 核、軟件驅動(dòng)程序、設計范例和多種測試平臺。新型 IP 子系統可用于以太網(wǎng)、PCIe?、視頻處理、圖像傳感器處理以及 OTN 開(kāi)發(fā)。這些 IP 子系統采用 AMBA? AXI 4 互聯(lián)協(xié)議、IEEE P1735 加密和 IP-XACT 等業(yè)界標準，可與賽靈思及其聯(lián)盟成員提供的 IP 實(shí)現互操作，并加速集成。

　　而設計師開(kāi)發(fā)的基于 C 的 IP 和預封裝的 IP 子系統也可以相結合，能利用 Vivado IPI 實(shí)現集成自動(dòng)化。Vivado IPI 的集成自動(dòng)化提供了具有器件和平臺感知的互動(dòng)開(kāi)發(fā)環(huán)境。該環(huán)境可支持關(guān)鍵 IP 接口的智能自動(dòng)連接、一鍵式 IP 子系統生成、實(shí)時(shí) DRC，以及接口更換通知，同時(shí)還具備強大的調試功能。具有平臺感知的智能功能可對 Zynq? SoC 和 MPSoC 處理系統預先配置適當的外設、驅動(dòng)程序和存儲器映射，以便支持目標開(kāi)發(fā)板。設計團隊現在能夠針對 ARM? 處理系統和高性能 FPGA 邏輯快速識別、重用并集成軟硬件 IP 核。

　　所以設計師們還可以利用業(yè)余時(shí)間自己開(kāi)發(fā)IP，這些IP以后也可以成為一個(gè)交易收入的來(lái)源，類(lèi)似蘋(píng)果的APPstore模式，以前大家可以開(kāi)發(fā)IOS APP，未來(lái)專(zhuān)業(yè)類(lèi)的軟件工程師可以開(kāi)發(fā)FPGA APP IP?

　　回到主題，軟件工程師們，你們可以把FPGA設計規則收集起來(lái)，開(kāi)發(fā)一個(gè)FPGA機器人助手啊!我看有市場(chǎng)!