Mentor Graphics 增強對TSMC7納米工藝初期設計開(kāi)發(fā)

　　Mentor Graphics公司今天宣布，借由完成 TSMC 10 納米 FinFET V1.0 認證，進(jìn)一步增強和優(yōu)化Calibre? 平臺和 Analog FastSPICE? (AFS) 平臺。除此之外，Calibre 和 Analog FastSPICE 平臺已可應用在基于TSMC 7 納米 FinFET 工藝最新設計規則手冊 (DRM) 和 SPICE 模型的初期設計開(kāi)發(fā)和 IP 設計。

　　為協(xié)助共同客戶(hù)能準備好使用先進(jìn)工藝做設計，Mentor 為T(mén)SMC 10 納米工藝改進(jìn)物理驗證工具，加速 Calibre nmDRC? sign-off 工具的運行時(shí)間，使其優(yōu)于去年初針對 10 納米精確度進(jìn)行認證時(shí)的工具運行時(shí)間。Calibre nmLVS? 工具已可支持10納米工藝中新的組件參數抽取，以獲取更精準的 SPICE 模型和自熱仿真。同時(shí)，Mentor 還提升了 Calibre xACT? 解決方案的寄生參數精確度，并積極改善布局寄生參數抽取流程以滿(mǎn)足 10 納米技術(shù)的要求。

　　Calibre 平臺還可幫助設計工程師提高設計可靠度和可制造性。在為 10 納米工藝電阻和電流密度檢查做了技術(shù)的改進(jìn)后，現在 TSMC倚賴(lài) Calibre PERC? 可靠性驗證解決方案做可靠度確認。在可制造性設計 (DFM) 方面，Mentor 添加了色彩感知填充和更精密的對齊和間距規則在 Calibre YieldEnhancer 工具的SmartFill 功能中。此外，Mentor 還優(yōu)化了 Calibre DESIGNrev?協(xié)助芯片最后完工工具、Calibre RVE? 結果查看器和 Calibre RealTime 界面，為設計工程師在多重曝光、版圖布局與電路圖 (LVS) 比較以及電氣規則檢查 (ERC) 及可靠性驗證方面提供更容易整合和除錯功能。

　　如今，Mentor 和 TSMC 攜手合作，將 Calibre 平臺的多樣化功能應用至 7 納米FinFET 工藝中。Calibre nmDRC 和 Calibre nmLVS 工具已通過(guò)客戶(hù)早期設計的驗證。TSMC 和 Mentor 正擴大 SmartFill 和 Calibre 多重曝光功能的使用功能，為 7 納米的工藝需求提供技術(shù)支持。

　　為獲得快速、準確的電路仿真，TSMC 認證AFS 平臺，包含 AFS Mega 電路仿真器可用于TSMC 10 納米 V1.0 工藝。AFS 平臺還通過(guò)了最新版 7 納米DRM和 SPICE 可用于早期設計開(kāi)發(fā)。

　　為支持10 納米工藝先進(jìn)的設計規則，Mentor 增強了包括 Olympus-SoC? 系統在內的布局布線(xiàn)平臺，并且優(yōu)化其結果能與sign-off 參數抽取和靜態(tài)時(shí)序分析工具有相關(guān)性。這項優(yōu)化也擴展至7 納米工藝。

　　“我們將繼續與 Mentor Graphics 合作，提供設計解決方案和服務(wù)于我們的共同客戶(hù)，幫助他們在 7 納米工藝設計方面獲得成功，” TSMC 設計建構營(yíng)銷(xiāo)部資深處長(cháng) Suk Lee 說(shuō)?！巴ㄟ^(guò)攜手合作，我們能支持10 納米設計實(shí)現量產(chǎn)?！?/p>

　　“現今杰出的 SoC 設計工程師要能掌握最先進(jìn)的工藝，需要晶圓代工廠(chǎng)和 EDA 供貨商兩者之間的緊密合作，”Mentor Graphics Design to Silicon 事業(yè)部副總裁兼總經(jīng)理 Joe Sawicki 表示?！皩τ?nbsp;TSMC 在其未來(lái)的生態(tài)系統策略上能繼續利用已經(jīng)證明具有高質(zhì)量、高性能和全面性的Mentor 平臺，我們感到非常榮幸?！?/p>