基于FPGA的RFID板級標簽設計與實(shí)現

4 測試結果
QuartusⅡ6．0是Altera FPGA／CPLD的綜合性集成設計平臺。該平臺集成了設計輸入、仿真、邏輯綜合、布局布線(xiàn)與實(shí)現、時(shí)序分析、芯片下載與配置、功率分析等幾乎所有設計流程所需的工具。Verilog HDL程序在QuartusⅡ6．O環(huán)境下編譯、仿真和下載，板級標簽經(jīng)過(guò)總體設計、PCB板設計與實(shí)現、代碼設計、仿真與下載，以及系統調試后，能夠與支持ISO18000-6C標準的讀寫(xiě)器(Cetc7 Rlid Reader V 1．O)進(jìn)行通信，快速準確地收發(fā)信息，并實(shí)現防沖突功能。圖3顯示板級標簽能夠解碼來(lái)自閱讀器的命令信息，在狀態(tài)機的控制下，正確地輸出FM0編碼信號。圖4顯示板級標簽能夠支持ISO18000-6C標準的閱讀器正確讀取(讀取到的EPC碼與標簽一致)，讀取效果良好(73次／10 s)，讀取性能穩定。測試表明，板級標簽能夠實(shí)現ISO18000-6C標準中的讀寫(xiě)功能，標簽工作性能穩定，可靠性都能達到預期的效果。

5 結 語(yǔ)
根據ISO18000-6C標準，采用EP1C6Q240FPGA以及模擬射頻分立元件，經(jīng)過(guò)總體設計、PCB板設計與實(shí)現、代碼設計、仿真與下載，以及系統調試后，完成了基于FPGA的板級標簽的軟、硬件設計與實(shí)現。該系統通過(guò)測試，已能夠正常工作，讀寫(xiě)性能優(yōu)異，并實(shí)現了防沖突功能。在此基礎上可以進(jìn)一步提高其安全性和可靠性，所設計的標簽數字電路RTL代碼能夠直接應用到標簽芯片開(kāi)發(fā)中，為下一步設計出符合該標準的電子標簽芯片提供了有力的保證。