激光掃描車(chē)身坐標測量數據采集系統的設計

2.1 PIN數字脈沖信號預處理
首先以霍爾傳感器輸出波形為粗定位(波形1)，從PIN輸出的數字脈沖信號(波形2)中提取出采樣周期定位波形，然后以此定位波形為基礎定位出數據采樣周期，在整個(gè)數據采樣周期內對數字脈沖信號進(jìn)行計數填充。采樣周期定位脈沖(波形3)的下降沿是以PIN輸出信號的定位脈沖的下降沿來(lái)定位的，其上升沿是以霍爾傳感器輸出脈沖的上升沿來(lái)定位的。提取出來(lái)的采樣周期定位波形如圖3中波形3所示。

2.2 采樣數據周期產(chǎn)生電路
　由于掃描器在不停地旋轉，為了保證AVR獲得正確的掃描數據，采樣數據應該是一個(gè)完整周期內的數據，因此必須嚴格控制采樣周期的完整性。為此設計了由AVR輸出信號控制的采樣周期產(chǎn)生電路。此電路以采樣周期定位脈沖和AVR控制信號為輸入，采樣周期信號和采樣周期終止信號為輸出。在QUARTUSII9.0中進(jìn)行仿真之后的波形如圖4所示，圖中tb為采樣周期定位脈沖輸入，clear為AVR輸出的控制使能信號，tout1為產(chǎn)生的采樣周期信號，flag為采樣周期結束信號。

2.3 CPLD對FIFO芯片的直接控制
　CPLD的主要作用是將數字脈沖信號計數填充后，在控制信號使能控制下將數據寫(xiě)入FIFO芯片中，因而CPLD中設計了對FIFO進(jìn)行直接控制的功能模塊，包括FIFO清空和寫(xiě)入。
2.3.1 FIFO數據清空
　當FIFO中數據滿(mǎn)時(shí)或AVR啟動(dòng)數據采集周期時(shí)都要先將FIFO中的數據清零，以防止FIFO溢出造成數據丟失或采集到錯誤的數據。針對FIFO清零時(shí)序，設計了由AVR控制的清零電路模塊。執行清零FIFO命令時(shí)，首先向CPLD中寫(xiě)入清零信號MR電平拉低命令，命令字為0xF0；然后向CPLD中寫(xiě)入清零信號MR電平拉高命令，命令字為0x0F(任何非0xF0均可)。由于A(yíng)VR單片機的時(shí)鐘脈沖為8 MHz，因而這一過(guò)程必定能夠滿(mǎn)足清零脈沖的持續時(shí)間要求，FIFO即被清空。
2.3.2 單路FIFO數據寫(xiě)入
　光電二極管接收的信號經(jīng)前置放大及整形后頻率比較高，由于系統一共有4路信號，AVR來(lái)不及直接去讀取每個(gè)跳變沿的計數值,因而通過(guò)FIFO暫時(shí)緩存，待采樣周期過(guò)后，AVR再從FIFO中讀出計數值。要把計數值寫(xiě)入FIFO中，必須有正確的寫(xiě)信號，CY7C433對讀寫(xiě)信號的時(shí)序有要求，寫(xiě)信號脈寬t_PW≥15 ns，數據建立時(shí)間t_SD≥8 ns，數據保持時(shí)間tHD無(wú)最小值要求。據此本文設計了圖5所示的FIFO數據寫(xiě)信號產(chǎn)生電路，這一電路實(shí)質(zhì)上是一個(gè)跳沿提取電路。輸入的數字脈沖信號首先經(jīng)過(guò)三個(gè)觸發(fā)器延時(shí)三個(gè)時(shí)鐘周期，之后對原信號進(jìn)行異或，這樣在信號的每個(gè)跳沿到來(lái)時(shí)便能產(chǎn)生一個(gè)3個(gè)時(shí)鐘脈沖寬度的低電平脈沖。當CPLD時(shí)鐘選為40 MHz時(shí)，此低電平脈沖的脈寬為75 ns，足以滿(mǎn)足FIFO對寫(xiě)信號的要求。

在此低電平寫(xiě)信號產(chǎn)生后還要經(jīng)過(guò)一級觸發(fā)器進(jìn)行時(shí)鐘同步，以避免CPLD設計中經(jīng)常出現的競爭與冒險問(wèn)題[5]，同時(shí)將其上升沿同步于時(shí)鐘脈沖的下降沿，正好滿(mǎn)足FIFO寫(xiě)入時(shí)序中對數據建立時(shí)間的要求。
2.3.3 4路FIFO數據處理
　在整個(gè)系統中共有4個(gè)激光掃描傳感器，即會(huì )產(chǎn)生4路信號，且每路信號都會(huì )生成獨立的FIFO寫(xiě)信號，因而共產(chǎn)生4路寫(xiě)信號。當4路寫(xiě)信號中有2路或多路信號同時(shí)到來(lái)時(shí)，寫(xiě)入FIFO中的數據會(huì )產(chǎn)生紊亂，而造成數據寫(xiě)入錯誤或數據丟失。因此，設計了一個(gè)多路寫(xiě)信號處理電路，當只有某一路信號中有寫(xiě)信號產(chǎn)生時(shí)，寫(xiě)信號處理電路中產(chǎn)生一個(gè)與之對應的寫(xiě)信號脈沖；當某兩路或多路信號中有寫(xiě)信號產(chǎn)生時(shí)，只產(chǎn)生一個(gè)與之對應的寫(xiě)信號脈沖。為了避免數據丟失，為數據加上4位的數據來(lái)源標志位，當多路信號同時(shí)到達時(shí)，對應于有寫(xiě)信號產(chǎn)生的標志位置“1”。多路寫(xiě)信號處理電路如圖6所示。