多并行處理器接收機設計與實(shí)現
加入技術(shù)交流群
為了檢驗實(shí)際布線(xiàn)后信號的完整性，在布線(xiàn)完成之后對數據線(xiàn)和地址線(xiàn)分別做了后仿真，這里只取數據線(xiàn)AED50和地址線(xiàn)AEA3的后仿真波形圖，如圖7，圖8所示。本文引用地址：http://dyxdggzs.com/article/195802.htm
圖7，圖8中，U6為DSP，它作為驅動(dòng)源，輸出100 MHz的矩形波信號驅動(dòng)它的外設；U7，U8為SDRAM，U10為DPRAM，U13為FPGA，它們作為DSP的外設，接收DSP發(fā)送來(lái)的信號。從這兩幅圖中可以看出，反射信號對數據線(xiàn)和地址線(xiàn)都有一定的影響，但都滿(mǎn)足信號完整性的要求，同時(shí)也驗證了在兩種不同拓撲結構下所產(chǎn)生的信號質(zhì)量不同。
5 測試結果
該接收機板已經(jīng)設計實(shí)現。為了檢測電路板的功能和性能，針對DSP和FPGA編制了所需的驅動(dòng)程序，并通過(guò)各種測試程序對電路板做了大量的、長(cháng)時(shí)間的各種測試。經(jīng)過(guò)測試，可以確定電路板的功能已經(jīng)按照設計的初衷實(shí)現，也符合接收機板要求的技術(shù)指標。另外，對電路板上各種資源訪(fǎng)問(wèn)性能的測試結果做了統計，如表2所示。
6 結 語(yǔ)
該接收機板的運算能力強，通用性強，存儲容量大，可以通用于各種視頻圖像處理、雷達信號處理和衛星信號處理等領(lǐng)域，目前已應用在對處理速率和存儲容量要求較高的衛星接收機技術(shù)方案中。
評論